Система автоматического управления

Система автоматического управления

Иллюстрации

Показать все

Реферат

 

(72) Авторы изобретения

Б. Б. Тимофеев, E.М. Роик и В. Д. Фридщтанд

I г

@ :с ъ з «;.

1 l

В

,, / н

Киевский институт автоматики им. ХХУ съезда КМ6 «: .g

ЬЦЯд « 1,„!

" -кд (7! ) Заявитель (54) СИСТЕМА АВТОМАТИЧЕСКОГО УПРАВЛЕНИЯ

Изобретение относится к автоматичес- кому управлению непрерывными или полунепрерывными процессами, для которых ставится задача минимизации времени переходного процесса. В частности такая система может быть использована для

5 управления летательными аппаратами, исследовательскими установками, технологическими процессами шихтоподготовки и т.п.

1О

Известны системы автоматического управления, содержащие блок для получения гиперповерхностей переключения, вклю чающий s себя блок задания координат и модели объекта, блок формирования знака управления, связанный с блоком получения гиперповерхностей переключения и через релейный элемент - с объектом управления (1) и 12).

Недостатками этих систем являются необходимость осуществлять дифференцирование регулируемого параметра (получать производные различного порядка), что приводит в условиях наличия помех к резкому снижению точности, а также низ кое быстродействие.

Наиболее близким техническим решением является система автоматического управления, содержащая задатчик, первый

r генератор тактовых импульсов, первый, второй, третий и четвертый источники опорных напряжений, последовательно соединенные релейный элемент и объект управления, последовательно соединенные первую модель объекта и элемент сравнения (3).

Недостатками известной системы автоматического управления являются низкая точность и быстродействие.

Цель изобретения — повышение быстродействия и точности системы автомати— ческого управления.

Поставленная цель достигается тем, что система содержит дополнительно элемент памяти, второй генератор тактовых импульсов, первый, второй, четвертый, 3 9724 пятый, шестой, седьмой, восьмой импульоные элементы, последовательно соединенные вторая модель объекта, блок деления, ° логический блок, третий импульсный элемент и фиксирующее звено нулевого поряд- ка, выход которого через релейный элемент и первый импульсный элемент соединен с вторым входом первой модели объекта, выход объекта управления через. второй импульсный элемент соединен с 1о третьим входом первой модели объекта, соединенным через элемент памяти с четвертым входом первой модели объекта, выход первого источника опорного напряжешш через пятый импульсный элемент 15 соединен с первым входом второй модели объекта, выход третьего источника опор- ного напряжеш я через шестой импульсный элемент соединен с вторым входом логического блока, третий вход которого щ через седьмой импульсный элемент соединен с выходом четвертого источника опорного напряжения, выход задатчика через восьмой импульсный элемент соединен с вторым входом элемента сравне- 25 ния, выход которого соединен с вторым входом блока деления, выход второго ,источника опорного напряжения через чет вертый импульсный элемент и второй генератор тактовых импульсов соединен с щэ вторыми входами шестого, седьмого и восьмого импульсных элементов и пятыми входами первой и второй модели объекта, выход первого генератора тактовых импульсов подключен к вторым входам первого,.второго, третьего, четвертого и пятого импульсных элементов.

При этом каждая модель объекта содержит второй и третий элементы памяти, последовательно соединенные первый ключ, первый усилитель, первый сумматор, чет. вертый элемент памяти, последовательно соединенные второй сумматор, второй ключ, второй усилитель, последовательно соединенные третий сумматор, третий ключ, третий усилитель, последовательно. соединенные четвертый сумматор, четвертый ключ, четвертый усилитель, выход которого соединен с четвертым входом первого сумматора, второй вход которого соединен с выходом второго усилителя, а третий вход - c выходом третьего усилителя, выход первого ключа через второй элемент памяти соединен с вторым входом второго сумматора, выход третьего ключа через третий элемент памяти соединен с вторым входом четвертого сумма тора, выход четвертого элемента памяти соединен с вторым входом третьего сум72,4 матора, причем первый вход модели обьекта подключен к первому входу первого ключа, второй - к первому входу второго сумматора, третий — к первому входу третьего сумматора, четвертый — к первому входу четвертого сумматора, пятый — к вторым входам первого, второго, тре ть его и че твер того ключей, а выход модели объекта подключен к выходу первого сумматора

Кроме того, логический блок содержит инвертор, шестой элемент памяти, последовательно соединенные второй элемент сравнения, второй релейный элемент, первый элемент И, второе фиксирующее звено нулевого порядка, пятый ключ, шестой ключ, элемент ИЛИ, четвертое фиксирующее звено нулевого порядка, последовательно соединенные пятый элемент памяти, третий элемент сравнения, третий релейный элемент, второй элемент И, третье фиксирующее звено нулевого порядка, последовательно соединенные четвертый элемент сравнения, четвертый релейный элемент, седьмой ключ, последовательно соединенные пятый элемент сравнения, пятый релейный элемент, восьмой ключ, последовательно соединенные первый элемент НЕ, элемент ИСКЛЮЧА10ЩЕЕ ИЛИ, второй элемент НЕ, выход которого соединен с вторыми входами первого и второго элементов И, выход второго фиксирующего звена нулевого порядка соединен с первыми входами седь.мого и восьмого ключа, выход которого соединен с вторым входом элемента ИЛИ, выход третьего фиксирующего звена ну левого порядка соединен с вторыми входами шестого, восьмого и седьмого ключа, выход которого соединен с третьим входом элемента ИЛИ, вход пятого элемента памяти соединен с первым входом второго элемента сравнения, выход — с вторым входом второго элемента сравнения, первыми входами четвертого и пятого элементов сравнения и с входом шестого элемента памяти, выход которого соединен с вторым входом третьего элемента сравнения, выход второго релейного элемента соединен с входом первого элемента HE и через инвертор - с вторым входом пятого ключа, причем перый вход логического блока подключен к входу пятого элемента памяти, второй - к второму входу четвертого элемента сравне ния, третий - к второму входу пятого элемента сравнения, а выход логического

972472

5 блока подключен к выходу четвертого фиксирующего звена нулевого порядка.

На фиг. 1 изображена структурная схьма системы автоматического управления; на фиг. 2 - модели объекта; на фиг. 3модели логического блока; на фиг. 4временные диаграммы работы блоков сис» темы.

Система (фиг..l) содержит два гене»ратора 1 и 2 тактовых импульсов, восемь|э импульсных элементов 3-10, четыре ис точника 11-14 опорных напряжений, эле,мент 15 памяти, объект 16 управления,; первую и вторую модели 17 и 18 объекта, элемент 19 сравнения, задатчик 20, 1$ блок 21 деления, логический блок 22, фиксирующее звено 23 нулевого порядка и релейный элемент 24.

Каждая модель 17 и 18 объекта содеял жит (фиг. 2) четыре ключа 25-28, четы-2о ре сумматора 29-32, четыре усилителя

33-36 и три элемента 37-39 памяти.

Логический блок 22 содержит (фиг. 3) два элемента 40 и 41 памяти, четыре 3$ элемента 42-45 сравнения, четыре релейных элемента 46-49, инвертор 50, три фиксирующих звена 51-53 нулевого порядка, четыре коюча 54-57, два элемента HE 58 и 59, элемент ИСКЛЮЧА- 3Q

ЮЩЕЕ ИЛИ 60, два элемента И 61 и 62 и элемент ИЛИ 63.

На временной диаграмме (.фиг. 4) представлены тактовые импульсы 64 первого генератора 1, импульсы 65 на вы-, 3$ ходах первого и второго импульсных элементов 3 и 4, сигналы 66 на выходе третьего импульсного элемента 5, сигналы 67 на выходах четвертого и пятого импульсных элементов 6 и 7, тактовые импульсы 68 второго генератора

2, последовательность импульсов 69 на выходах шестого, седьмого и восьмого импульсных элементов 8 - 10, последовательность импульсов 70 на выходе

4$ .первой модели объекта 17, последовательность импульсов 71 на выходе второй модели объекта 18, сигнал 72 на выходе эадатчика 20, последовательность импульсов 73 на выходе элемента 19

$0 сравнения, последовательность импульсов

74 на выходе блока 21 деления, постоянное напряжение 75 на третьем и четвертом источниках 13 и 14 опорного напряжения, сигнал 76 на выходе логичес. кого блока 22, сигнал 77 на выходе фиксирующего звена 23 нулевого порядка, сигнал 78 на входе объекта 16 управления.

Введение в систему второй модели

18 объекта, первый вход которой через пятый импульсный элемент 7 подключен к первому источнику 11 опорного напряжения 11, пятый вход — к второму генератору 2 тактовых импульсов (второйчетвертый входы этой модели не задействованы, так как на них нулевые сигналы), а выход - к второму входу блока

21 деления, позволяет подавать. на второй вход блока 21 деления последовательность сигналов Х (ю ), щ * 1, 2, 3, ..., которые представляют собой дискретный аналог непрерывной функции

X (+ ) — функпии разгона объекта. Соответствие Х (и ) — дискретный ана4 лог Х„(+ ) имеет место вследствие того, что на первом источнике 11 опорного напряжения присутствует постоянный сигнал единичного напряжения.

Подключение второго и третьего входов первой модели 17 к входу и выходу объекта 1 6 управления через первый и второй импульсные элементы 3 и 4, связь четвертого выхода с вторым импульсным элементом 4 через элемент памяти 15, дают возможность получить на выходе модели дискретную последовательность сигналов Х, (), = 1,2, 3, ... - аналог непрерывной функции

X (t. ), представляющей собой прогноз изменения выходной координаты объекта при подаче в текущий момент времени нулевого сигнала управления (снятие управления), так как первый вход первой модели 17 не задействован (эаземлен).

Соединение выхода первой модели 17 с вторым входом элемента 19 сравнения, первый вход которого связан через восьмой импульсный элемент 10 с задатчиком 20, а выход подключен к первому входу блока 21 деления, позволяет полу чить на первом входе блока 21 деления последовательность сигналов Х - X (Vn), m = 1, 2, 3..., где X> - Const. — постоянный сигнал на выходе задатчика 20.

Использование блока 21 деления дает возможность получить на его выходе поаппПппптппьпппть < (m) — ХП:Хо ) .Vvl= l,2,3.... )(1()

Применение логического блока 22, пер вый вход которого связан с блоком 21 деления, а второй и третий - с третьим и четвертым источниками опорного напряжения через шестой и седьмой импульоные элементы 8 и 9 соответственно, позволяет осуществить анализ характера последовательности f (ил ) на предмет

972 монотонности или наличия экстремумов, сравнить полученные акстремумы с веж I чинами предельно допустимых управляющих воздействий (на третьем источнике

13 постоянное напряжение равно U gXмаксимально возможная величина управляющего воздействия, на четвертом -U минимально возможная величина).

Подключение логического блока 22 к релейному алементу 24 через третий им- 16 пульсный элемент 5 и фиксируюшее звено

23 нулевого порядка дает возможность осуществлять переключение величиньt упра« вления в нужный момент времени.

Таким образом, в данной системе на выходе блока 21 деления. имеется последовательность сигналов

Х - о (В)

Х„() которая представляет собой дискретный 20 аналог непрерывной функции

Х -Хо()

Х18, Каждое значение этой функции представляет собой величину управления, которую 25 надо приложить к абъекту 16 управления, чтобы по истечении определенного времени его выходная координата X достигла заданного значения Х . Действительно, зафиксируем момент времени -1 = - . Тот зо да из уравнения (2) получим

x = х< H. ) +% (+„) x„() ()

С другой стороны, согласно принципа суперпозиции реакцию линейного объекта на управление U =Coopt можно записать в виде

Х®=X (t)+U X„(6), (4)

1 где Х„(+) и Хо(Ь ) - функция разгона 4О (вынужденная составляющая переходного процесса) и свободная составляющая переходного процесса (реакция объекта при текущем его состоянии на нулевое управление). Если поставить условия, чтобы в момент - =- с .координата Х достигла заданной величины, т.е. X (t., ) = Х, то из (4) получим уравнение, эквивалентное ,выражению (3). Таким образом утвержде ние доказано.

Отсюда следует, что если функция 1Я) .о 1 f(<„)=$><< в котором ее производная обращается в нуль, то реализация на объекте управления U f c обеспечивает вывод коор»55 динаты Х на заданный уровень за время с цулевой скоростью. Аналогично, если функция f (- ) (ипи ее дискретный аналог) имеет экстремальное значение, 472 8 равНРе 0 у KIN 0 1д то это свидс» тельствует о том, нто для достижения максимального быстродействия на объект надо подавать управление tJ x èëè U „ä, Функцию этого анализа и выработки управ ляюшего воздействия и осуществляет логнтеский блок 22. Использование двух моделей 17 и 18 позволяет получить дискретные последовательности, реализующие свободную и вынужденную составляющие переходного процесса.

Система автоматического управления работает циклически. Каждый цикл работы начинается с выработки генератором l тактового импульса, который обеспечивает кратковременное замыкание первого и второго импульсных элементов 3 и 4, более длительное замыкание четвертого и пятого импульсных элементов 6 и 7. размыкание нормально замкнутого третьего импульсного элемента 5 (позиции

64-67 на фиг. 4). Первые два импульсных элемента 3 и 4 и элемент 15 памяти обеспечивают установку начальных условий на первой модели 17 объекта, соответствующих текущему состоянию объекта 16 управления. На первых входах первой и второй моделей 17 и 18 объекта в это время присутствует соответственно нулевой и единичный сигнал управления. Четвертый импульсный алемент 6, срабатывая, запускает второй генератор

2, который вырабатывает тактовые импульсы с частотой, на несколько порядков большей частоты первого генератора 1. Эти импульсы поступают на пятый вход моделей 17 и 18 объекта и обеспечивают их работу в ускоренном масштабе времени. При этом с частотой второго генератора 2 на выходе первой модели 17 объекта появляются импульсы

Х (N ), УИ = 1, 2, 3, ... с изменяющейся о амплитудой, моделирующие свободное движение объекта (позиция 70), а на выходе второй модели 18 объекта - Х (vn )соответствующие функции разгона объекта (реакции объекта на единичное управление при нулевых, начальных условиях).

Импульсы Х, (и ) последовательно поступают на первый вход элемента 19 сравнения, на второй вход которого синхронно, бюигодаря восьмому импульсному алементу 10, который управляется вторым генератором 2, поступают импульсы, амплитуда которых соответствует сигналу задания Х . Выходные импульсы элемента 19 сравнения, амплитуда которых соответствует разности X> - Q,(Ф ), подаются на второй вход блока 21 деления, 9 9724 на первый вход которого синхронно поступают импульсы X> (m), а на выходе таким образом получаем последовательность иипульоов f (и) = — и:-ви — (повипии

74) . S

Эти импульсы последовательно поступают на первый вход логического блока .22, на.второй и третий вход которого поступают импульсы, амплитуда которых равна максимально и минимально возмож- 10 ным значениям управления (позиция 75).

Логический блок анализирует последовательность $ ()тт ) на предмет наличия экстремума. Если находят экстремуммаксщлум, величина которого больше Ощцу,15 или минимум, меньший О т, то логический блок 22 вырабатывает соответствен-. но сигнал +1 или -1. В противном случае блок вырабатывает противоположный по величине сигнал. Если экстремум 26 не найден, логический блок 22 вырабатывает + 1, если последовательность (Ж) монотонно убывающая, и -1, если возрастающая.

На временных диаграммах (фиг. 4) представлены два последовательных цикла управления. При этом на первом цикле последовательность f (N) (позиция 74) содержит минимум, который не достигает

/ предела (.}т1,1, а на втором такте мини- M мальное значение последовательности меньше U < . .Соответственно логический блок 22 изменяет свой выходной сигнал с +1 на -1 на втором цикле при обнаружении экстремума (позиция 76).

Когда третий импульсный элемент 5 замыкается, на фиксирующее звено 23 подается -1, и релейный элемент 24 уста навливает на входе объекта управление

@ 1,т, которое поддерживается до тех пор, пока логический блок 22 не вырабатывает сигнал + 1.

Каждая модель объекта работает следутошим образом.

В момент, когда на пятый вход модели поступает тактовый импульс от второго генератора 2, срабатывают ключи

25-28. При этом сигнал с первого входа модели поступает через усилитель 33 на первый вход первого сумматора 29, а сигналы с второго — четвертого сумматоров 30-32 через соответствующие усилители 34-36 поступают на второй « четвертый входы первого сумматора 29.

Кроме того, сигналы с входов первого и третьего усилителей 33 и 35 и выходSS ной сигнал с первого сумматора 29 поступают на второй, третий и четвертый элементы 37-39 памяти соответственно

72 10 которые работают с небольшой задержкой.

Зафискированные в элементах 37-39 памяти сигналы используются на следующем такте работы. Таким образом, описанная модель реализуер рекуррентную формуду

Х®=К „ (1) К Ч (i-1)+ 3Х4 )+КД.Х(1 О, (6) где К,„К, К, К, - коэффициенты усиления усилителей

34-36;

Х(1 ) g(< 1) у(1 ) — сигналы на выходе первого сумматора

29 на текущем и двух предшествук щих тактах работы второго генератора; (1) (. 1) — сигналы на выходе ! первого ключа 33 на текущем и предшествующем такте.

Сигнал X(1 ) на следуюшсм такте ста íÎÂíTñí сигналом Х(1 -1), Х(1-1) cTQ» новится Х(1-2), а у (1 ) — у (1 -1).

Формула (5) реализует дискретную модель динамического звена второго порядка. При необходимости апрокснмировать объект более высоким порядком, описанные звенья соединяются последовательно.

В предлагаемой системе автоматического управления на первый вход первой модели 1 7 объекта подается постоянно нулевой сигнал, а на второй - четвертый входы, в начале каждого такта, подшотся сигналы, соответствующие текущим значениям входа и выхода объекта и «ыхода объекта на предшествующем такте. Таким образом, в начале каждого цикла первая модель 17 объекта устанавливается в то состояние, в котором находится объект управления, а ее выход Х(1 ) образу« ет последовательность, соответствующую свободной составляющей процесса. Лналогично, на первый вход второй модели

18 объекта подается единичный сигнал (имитируя единичное управляющее воз действие),а посредством второго — четвертого входов в начале каждого цикла устанавливаются нулевые начальные условия. Таким образом на ее выходе получа-ем последовательность, соответствующую

X„(vn).

Логический блок 22 работает следующим образом.

На первом входе блока последовательно (с частотой, задаваемой вторым генератором 2 тактовых ююпульсов) появ, ляются импульсы f (+1 ), амплитуда кО»

11 972 торых определяется формулой (1). При поступлении очередного импульса его амплитуда запоминается в пятом элементе

40 памяти и сравняется на втором эле менте 42 сравнения с амплитудой npe- S дыдуще1"о импульса. В зависимости от того, положительная эта разность (последовательность возрастающая) или отрицательная (последовательность убывающая), второй релейный элемент 46 вырабатывает сигнал +1 или -l. Первый сигнал считается логической единицей, второй — логическим нулем. Этот сигнал на инверторе 50 изменяется на противо, положный и через нормально замкнутые пятый и шестой ключи 54 и 55 попадает на схему ИЛИ 63 и запоминается на четвертом фиксирующем элементе 53.

Таким образом осуществляется анализ монотонной последовательности. 20

При приходе очередного а -го импуль» са на первый вход логического блока, на втором элементе 42 сравнения вычисляется разность f (1 ) - (-1), а на третьем элементе 43 (-1) — j (-2)»"

Если эти разности имеют разный знак, это свидетельствует о том, что величина экстремальная. При этом на обоих входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 60 будут или логические нули или логиюс- "ЭО кие единицы, т.е. на выходе элемента

60 - логический нуль, а на выходе второго элемента НЕ 59 - логическая единица, которая поступает на входы двух элементов И 61 и 62. При этом логическая единица появляется на выходе первого элемента И 61, если найденный экстремум - максимум, и на выходе второго элемента И 62 - если минимум. Соответствующий элемент И через фикси- go рующее звено 51 или 52 размыкает один иэ ключей 54 или 55. Это свидетельствует о том, что если найден хоть один экстремум, то анализ на монотонность не производится. Одновременно соответ« ствующее фиксирующее звено подготавливает цепь анализа величины экстремума— второе фиксирующее звено 51 замыкает третий ключ 56 и размыкает четвертый ключ 57, если логическая единица будет на выходе третьего фиксирующего звена

52, то действие будет обратное.

Амплитуда найденного экстремального импульса анализируется на четвертом и пятом элементах 44 и 45 сравнения, где она сравнивается с U „>> и Q ñîответственно.

Такое решение логического блока дает возможность фиксировать все появля12 ющиеся экстремальные значения последовательности Е(Ф), а подключение логического блока 22 к фиксирующему зве» ну 23 через третий импульсный элемент

5 позволяет подавать на релейный элемент 24 результата анализа последнего из найденных экстремумов на текущем цикле управления. Таким образом, предлагаемая система позволяет определить, является ли текущий момент времени моментом переключения.

Настота работы первого тактового генератора 1 выбирается, исходя из динамических свойств объекта (в большинстве случаев в течение переходного процесса должно быть 30-40 циклов управления), частоra работы второго генератора 2 выбирается в 50-100 раз большей. Интервал прогноза, осуществляемого

"быстрыми моделями" 17 и 18, определяется по формуле Г = Т К, где Т— период расчете управляющих воздействий (период работы первого тактового генератора), К - отношение частоты второго генератора к частоте первого (кратность второго генератора).

Данная система позволяет осуществлять оптимальное по быстродействию управление без необходимости дифференцирования управляемой координаты, измерять промежуточные координаты объекта или вычислять состояние объекта в фазовых пространствах в текущий момент времени со скользящим интервалом оптимизации.

Формула изобретения

1. Система автоматического управления, содержащая задатчик, первый генератор тактовых импульсов, первый, второй, третий и четвертый источники опор! ных напряжений, последовательно соединенные релейный элемент и объект управления, последовательно соединенные первую модель объекта и элемент сравнения, отличающаяся тем, что, с целью повышения быстродействия и точности системы, в ней установлены элемент памяти, второй генератор тактовых импульсов, первый, второй, четвертый, пятый, шестой, седьмой, восьмой импульсные элементы, последовательно соединенные вторая модель объекта, блок деления, логический блок, третий импульсный элемент и фиксирующее звено нулевого порядка, выход которого через релейный элемент и первый импульсный элемент соединен с вторым входом первой модели объ1З 972 екта, выход объекта управления через второй импульсный элемент соединен с третьим входом первой модели объекта, соединенным через элемент памяти с четвертым входом первой модели объекта, выход первого источника опорного напряжения через пятый импульсный элемент соединен с-первым входом второй модели объекта, выход третьего источника опорного напряжения через шестой импульо- >0 ный элемент соединен с вторым входом логического блока, третий вход которого через седьмой импульсный элемент соединен с выходом четвертого источника опорного напряжения, выход задатчика че- рез восьмой импульсный элемент соеди нен с вторым входом элемента сравнения, выход которого соединен с вторым входом блока деления, выход второго источника опорного напряжения через четвертый им-20 пульсный элемент и второй генератор тактовых импульсов соединен с вторыми входами шестого, седьмого и восьмого импульсных элементов и пятыми входами первой и второй модели объекта, выход 2$ первого генератора тактовых импульсов подключен к вторым входам первого, второго, третьего, четвертого и пятого импульсных элементов.

2. Система по п. 1, о т л и ч а ю - 30 щ а я с я тем, что каждая модель объекта содержит второй и третий элементы памяти, последовательно соединенные первый ключ, первый усилитель, первый сумматор, четвертый элемент памяти, после- 3 довательно соединенные второй сумматор второй ключ, второй усилитель, последовательно соединенные третий сумматор, третий ключ, третий усилитель, последовательно соединенные четвертый сумма» 40 тор, четвертый ключ, четвертый усилитель, выход которого соединен с четвертым входом первого сумматора, второй вход которого соединен с выходом второго усилителя, а третий вход - с выходом треть» его усилителя, выход первого ключа че45 рез второй элемент памяти соединен с вторым входом второго сумматора, выход третьего ключа через третий элемент памяти соединен с вторым входом четвертого сумматора, выход четвертого эле50 мента памяти соединен с вторым входом третьего сумматора, причем первый вход модели объекта подключен к первому входу первого ключа, второй» к первому вхо ду второго сумматора, третий - к первому входу третьего сумматора, четвертыйк первому входу четвертого сумматора, пятый - к вторым входам первого, вто472 14 рого, третьего и четвертого ключей, а выход модели объекта подключен к выходу первого сумматора.

3. Система по п. 1, о т л и ч а ю— щ а я с я тем, что логический блок со держит инвертор, шестой элемент памяти, последовательно соединенные второй элемент сравнения, второй релейный элемент, первый элемент И, второе фиксирующее звено нулевого порядка, пятый ключ, шестой ключ, элемент ИЛИ, четвертое фиксирующее звено нулевого порядка, последовательно соединенные. пятый элемент памя ти, третий элемент сравнения, третий -" релейный элемент, второй элемент И, тре. тье фиксирующее звено нулевого порядка, последовательно соединенные четвертый элемент сравнения, четвертый релейный элемент, седьмой ключ, последовательно соединенные пятый элемент сравнения, пятый релейный элемент, восьмой ключ, последовательно соединенные первый элемент НЕ, элемент ИСКЛЮЧА10ЩЕЕ ИЛИ, второй элемент НЕ, выход которого соединен с вторыми входами первого и второго элементов И, выход второго фиксирующего звена нулевого порядка соединен с первыми входами седьмого и восьмого ключа, выход которого соединен с вторым входом элемента ИЛИ, выход третьего фиксирующего звена нулевого порядка соединен с вторыми входами шестого, восьмого и седьмого ключа, выход которого соединен с третьим входом элемента ИЛИ, вход пятого элемента памяти соединен с первым входом второго элемента сравнения, выход - с вторым входом второго элемента сравнения, пер. выми входами четвертого и пятого элементов сравнения и с входом шестого элемента памяти, выход которого соединен с вторь м входом третьего элемента сравнения, выход второго релейного элемента соединен с входом первого элемента HE и через инвертор - с вторым входом пятого ключа, причем первый вход логического блока подключен к входу пятого элемента памяти, второй — к «торому входу четвертого элемента сравнения, третий - к второму входу пятого элемента сравнения, а выход логического блока подключен к выходу четвертого фик сирующего звена нулевого порядка.

Источи ики информации, принятые во внимание при экспяртизе

1. Авторское свидэтельство СССР

N"- 3 И013, кл. G 05 В 17/02, 1971.

1 Г

2. Авторское свидетельство СССР

М 6 13833, кл. С 05 В .1 3/02, 1 . 7 . .. 72472 16

3. Авторское свидетельство СССР

Ж 618721, кл, & 05 В l3/02, 1978. (прототип).