Байт-мультиплексный канал

Байт-мультиплексный канал

Иллюстрации

Показать все

Реферат

 

. (72) Автор изобретения

Т. А. Сергеева (7!) Заявитель (">4) БАЙТ-МУЛЬТИПЛЕКСННИ КАНАЛ

Изобретение относится к вычислительной технике, в частности к системам обмена информацией между периферийными устройствами и оперативным запоминающим устройством (ОЗУ ) ЦВМ, и может .быть использовано в системах обмена данными, имеющих один путь доступа к ОЗУ.

Известны каналы ввода- вывода, которые имеют связь с периферийными устройствами посредством нескольких интерфейсов ввода-вывода, обеспечиваемую блоками сопряжения с медленнодействующими и быстро действующими .

15 внешними устройствами. Эти каналы состоят из узла местной памяти, узла формирования .управляющей информации, узла модификации управляющей информации, узла распределения приоритетов, узла управления, узла сопряжения с быстро- действут:цими периферийными устройствами и узла сопряженйя с медленно действующими периферийными устройстЭти каналы приоритетно удовлетворяют, запросы от узлов сопряжения с периферийными устройствами на обмен дан- ными, представляя оборудование всех остальных узлов канала на обслужива" ние приоритетного запроса Г1 ) и (2 ).

Однако значительная часть времени при удовлетворении запроса на обмен двойным словом данных между узлом сопряжения с быстро действующими устройствами и ОЗУ приходится на цикл об мена с ОЗУ. Оборудование канала, которое не связано с циклом обмена с

ОЗУ, в это время не используется, что приводит к потере производитель." ности канала.

Наиболее близким к предложенному по технической сущности и достигаемому эффекту является. байт-мультиплексный канал, состоящий иэ узла хранения управляюцей информации, узла формирования управляющей информации, узла сопряжения с медленно действующими периферийными устройствами, узла сопря3 97249 женив с быстро действующими периферий" ными. устройствами, узла модификации управляющей информации, узла микропрограммного управления, узла распределения приоритетов (3 1.

Однако в известном канале недоста-! точно высокая. производительность, так как о канале время обмена с ОЗУ двойным словом. информации узла сопря", женил с быстро действующими периферий- 0 ными устройствами не используется для обслуживания запросов, не требующих обмена с ОЗУ. ми устройствами, шестой вход-выход блока микропрограммного управления, четвертый вход-выход блока сопряжения с медленно действующими внешними устройствами, пятый вход-выход блока сопряжения с оперативной памятью, четвертый входы-выходы блоков сопряжения с быстро действующими устройствами являются, соответственно, первым, вторым и третьим входами-выходами и группой входов-выходов байт-мультиплекс- . ного канала, введен блок дюрмирования условия блокировки, первый, вто- рой, третий входы-выходы которого соединены, соответственно, с третьим входом-выходом блока приоритетов, с пятыми входами-выходами блоков сопряжения с быстродействующими внешними устройствами, и с седьмым входом-выходом блока микропрограммного управления, первый и второй входы блока формирования условия блокировки соединены, соответственно, с выходом блока сопряжения с оперативной памятью и с первым выходом блока сопря" жения с медленнодействующими внешними устройствами.

Блок формирования условия блокировки содержит регистр, меток, регистр признаков обмена данными, триггер памяти отмены совместной работы, триггер памяти конца обмена с оперативной памятью, четыре селектора, элемент И и две группы элементов И, причем первый вход-выход блока соединен с первыми входами первого и второго селекторов, элемента И, регистра при" знаков обмена данными элементов И первой группы, с выходами триггеров памяти отмены совместной работы и конца обмена с оперативной памятью и с первым выходом регистра меток, второй вход-выход блока соединен с вторыми входами элементов И первой группы и с первым входом регистра меток, первый вход блока соединен с вторым, третьим и четвертым входами первого селектора и с первым, вторым входами третьего селектора, третий вход-выход блока соединен с первыми входами элементов И второй группы, с первым входом четвертого селектора и с первым выходом регистра меток, второй вход блока -соединен с вторыми входами четвертого селектора и элемента И, выход которого и выход четвертого селектора соединены, соответственно, с первым и вторыми входами триггера памяти отмены совместного обслуживания, Цель изобретения - повышение производительности канала.

Поставленная цель достигается тем, что в байт"мультиплексный канал, содержащий блок микропрограммного управ- . ленил, блок хранения управляющей ин- N формации, блок модификации управляющей информации, блок приоритетов, блок сопряжения с оперативной памятью, блок сопрлжения с быстро действующими внешними устройствами, блоки сопряжения с медленно действующими внешними устройствами, причем первый-пятый входывыходы блока микропрограммного управленил соединены, соответственно, с первыми входами-выходами блока моди" 30 фикации управляющей информации, блока приоритетов, блока сопряжения с медленно действующими внешними устройствами, блока хранения управляющей информации, блоков сопряжения с быстро " 5 действующими внешними устройствами, а выход:и вход блока микропрограммного управления соединены, соответственно, с входом и выходом блока сопряженил с оперативной памятью, первый- в четвертый входы-выходы которого соединены, соответственно, с вторыми входами-выходами блока хранения управляющей информации, блока модификации управляюцей информации, блока со- 45 пряжения с медленно- действующими внешними устройствами и блоков сопряжения с быстро действующими внешними устройствами, вход, выход и второй входвыход блока приоритетов .соединены соответственно с выходом и входом блока сопряжения с медленно-действующими внешними устройствами и третьими вхо-. дами-выходами блоков сопряжения с быстро действующими внешними устрой55 ствами, третий вход" выход блока храненил управляющей информации соедине . с третьим входом-.выходом блока сопряженил с медленно действующими внешни5 972 выходы элементов И первой группы соединены с вторым входом регистра признаков обмена данными, первый выход которого соединен с вторым входом второго селектора, с третьим входом третьего селектора и с вторыми входами элементов И второй группы, третьи входы которых соединены с выходом триггера памяти конца обмена с оперативной памятью, выход первого 10 селектора и выходы элементов И второй группы соединены, соответственно, с первым и вторым входами регистра меток,.второй выход которого соединен с, третьим входом второго селектора, 1S четвертый вход которого соединен с вторым выходом регистра признаков обмена данными, выходы второго и гретьего селекторов соединены, соответственно, с первым и вторым входами 2о триггера памяти конца обмена с оперативной памятью, а третий вход четвер-. того селектора и четвертый вход третьего селектора соединены с первым выходом регистра меток. 2S

На фиг. 1 изображена структурная схема байт-мультиплексного канала; на фиг. 2 - структурная схема блока формирования условия блокировки; на фиг. 3 " структурная схема блока мик- зо ропрограммного управления; на фиг ° 4структурная схема блока модификации управляющей информации; на фиг. 5структурная схема блока приоритетов; на фиг. 6 - структурная схема блока сопряжения с оперативной памятью; на фиг. 7 - структурная схема блока сопряжения с быстро действующими внешними устройствами; на фиг. 8 - структурная схема блока сопряжения с медленно действующими внешними устройствами.

Байт-мультиплексный канал содержит (фиг. 1) блок 1 микропрограммного управления, блок 2 хранения управ- 4 ляющей информации, блок 3 модификации управляющей информации, блок 4 приоритетов, блок 5 сопряжения с оперативной памятью, блоки 6 сопряжения с быстро действующими внешними устройствами, блок 7 сопряжения с медленно действующими внешними устройствами, блок 8 формирования условий блокировки, третий вход-выход 9 канала, группу 10 входов-выходов канала, четвертый вход-выход 11 канала, первый вход-выход 12 канала, первый 13, второй 14 входы-выходы блока формирования условия блокировки, первый вход 96 6 блока 15 формирования условия блокировки, третий вход-выход 16 блока формирования условия блокировки, второй вход 17 блока формирования условия блокировки, входы-выходы блока микропрограммного управления, третий 18, второй 19, первый 20, четвертый 21 входы-выходы, выход 22, вход 23, пятый 24, седьмой 25 и шестой 26 вхо" ды-выходы, третий 27, второй 28 и первый 29 входы-выходы блока хранения управляющей информации, первый 30 и второй 31 входы-выходы блока модификации управляющей информации, первый вход-выход 32, вход 33, выход 34, второй 35, третий 36 входы-выходы блока приоритетов, первый 37, второй 38, третий 39, четвертый 40, пятый 41 входы-выходы, выход 42, вход 43 блока сопряжения с оперативной памятью, первый 44, второй 45, третий 46, пя" тый 47, четвертый 48 входы-выходы блока сопряжения с быстро действующими внешними устройствами, второй 49 входвыход, вход 50> выход 51, первый 52 вход-выход, третий 53 вход-выход, четвертый 54 вход-выход блока сопряжения с медленно действующими внешними устройствами.

Блок формирования условия блокировки содержит (фиг. 2 ) вторую группу элементов И 55, первый селектор 56, первую группу элементов И 57, ре-. гистр 58 меток, регистр 59 признаков обмена данными, четвертый селектор 60, элемент И 61, третий 62 и второй 63 селекторы, триггер 64 памяти отмены совместного обслуживания, триггер 65 . памяти конца обмена с оперативной па" мятью. Блок микропрограммного управления (фиг. 3) содержит дешифратор 66 условия ветвления, дешифратор 67 начального адреса микропрограммы, элемент ИЛИ 68, регистр 69, элемент И 70, счетчик адреса микрокоманды 71, память 72 микропрограмм, триггер 73 запроса, регистр 74 исполнительного адреса внешнего устройства, регистр 75 микрокоманды, регистр 76 выходных сигналов, дешифратор 77 одиночных сигналов. Блок модификации управляющей информации (фиг. 4 ) содержит дешифратор 78 кода микропрограмм, входной селектор 79, сумматор 80, регистр 81 результата.

Блок приоритетов (фиг. 5) сойеРжит: дешифратор запросов 82, триггер 83 разблокировки, регистр 84 приоритета. Блок сопряже ия с оператив972496 ной памятью (фиг. 6) содержит регистр 85 информации из ОЗУ, дешифратор 86 кода микрооперации, регистр 87 управляющих данных, регистр 88 данных, регистр 89 запросного слова. Блока сопряжения с быстро действующими внешними устройствами (Фиг. 7) содержит регистр 90 двойного слова данных, регистр 91 управляющих данных, счетчик 92 заполения буфер 93 данных, дешифра- !в тор 94 состояния, регистр 95 входных идентификаторов, регистр 96 информации, регистр 97 адреса, регистр 98 выходной информации. Блок сопряжения с медленно действующими внешними уст- 1з ройствами (Фиг.8 ) содержит регистр 99 команд, регистр 100 адреса, дешифратор 101 состояния, регистр 102 входных идентификаторов, регистр 103 входной информации, регистр 104 выходной информации.

Блок 3 предназначен для модификации канальной программы по мере выполнения операции ввода-вывода с внешними устройствами (ВУ). Канальным программам, хранимым в блоке 2, присваивается адрес соответствующего ВУ.

При обслуживании запроса на обмен данными канальная программа выбирается из блока 2 в блок 5, модифицируется Зо в блоке 3 под управлением блока 1 и возвращается на регистры блока 5. После завершения обслуживания запроса .канальная программа по адресу BY по мещается обратно в блок 2. 3S

Так как в канале возможно одновременное выполнение нескольких операций ввода-вывода, то оборудование блоков 1, 2, 3 и 5 мультиплексируется между запросами на выполнение ко- 4в манд ЦП и на обмен информацией от блоков 6 и 7 ° Поступление запросов на дешифратор 82 асинхронное. Блок 4 в соответствии с присвоенным приоритетом устанавливает один из разрядов регистра 84, соответствующий старшему на данный момент запросу. Наличие сигнала с регистра 84 приоритетов указывает на занятость мультиплексируемого оборудования. Блок 5 под управле.у нием блока 1 (посредством дешифрато" ра 86 ) осуществляет свзяь с ОЗУ, а также на регистрах осуществляет формирование управляющих данных операции ввода-вывода - текущей канальной программы и слова состояния канала.

В байт-мультиплексном канале (ниже канале ), имеющем один путь доступа к ОЗУ, могут одновременно выполняться несколько канальных программ с разными массивами, данных посредством блоков 6 и 7. Каждый блок 6 обеспечивает связь с быстродействующими устройствами в монополь- ном режиме. Выполняя одну канальную программу, блок 6 имеет возможность накапливать байты данных в своем буфере. Обмен данными между каналом и .ОЗУ производится двойными словами данных. Поэтому блоки 6 формируют, в общем случае, запросы на обмен двойным словом данных, который всегда связан с обращением в ОЗУ.

Блок 6 для выполнения операции ввода- вывода принимает управляющую информацию из блока 1 с дешифратора. 77 и с регистров 85, 87 блока 5 (поля канальной программы.),и организует обмен данными с адресуемым ВУ. Данные накапливаются (чтение с BY ) в буфере 93, после чего блок 6 организует запрос в блок 4 с дешифратора 94 на обмен данными с ОЗУ. При удовлетворении запроса блок 4 с регистра 84 присылает сигнал уровня приоритета данного блока 6, данные из буфера 93 поступают в регистр 90 (восемь байтов), откуда в блок 5,на регистр 89 и далее в ОЗУ. Блок 7 организует выполнение нескольких канальных программ, обеспечивая связь с медленно действующими внешними устройствами в мультиплексном режиме. Имея буфер всего на один байт данных, блок 7 формирует запрос на обмен каждым байтом данных с блоком 2, который имеет буфер данных размеров в двойное слово для каждой канальной программы, выполняемой посредством блока 7. После накопления (при операции "Запись" в ОЗУ")или считывания (при операции

"Чтение из ОЗУ") из блока 2 двойного слова данный канал организует обмен с. ОЗУ..

Обслужи ван ие любого запроса за вершается Формированием блоком 1 с дешифратора 66 сигнала "Конец программы" (КП), по которому в блоке 4 устанавливается триггер 83, который ведет к сбросу (разблокировке) регистра 84. Канал упорядочивает запросы на обмен данными от блоков 6 и 7 в блоке 4 согласно присвоенному приоритету, предоставляя оборудование всех остальных узлов канала на обслуживание приоритетного запроса. В этом случае значительная часть времени при удовлетворении запроса на обмен

9 9724 двойным словом данных между блоком 6 и ОЗУ приходится на цикл обмена с ОЗУ.

Оборудование канала, которое не свя-: зано с циклом обмена с.ОЗУ, в это время не используется. Для возможности 3 использования оборудования канала, не связанного с циклом обмена с ОЗУ, введен блок О, что дает возможность обслуживать запросы от блока 7, не связанные с обращением в ОЗУ на фоне цикла обмена с ОЗУ блоков 6. Это при ,водит к увеличению производительности канала и всей вычислительной системы в целом.

13

Режим совместного обслуживания организован следующим образом. После удовлетворения запроса на обмен двойным словом данных от блока 6 согласно присвоенному приоритету блоком 4 20 (установка соответствующего уровня приоритета ) сигнал признака обмена данными из блока 6 и сигнал уровня приоритета иэ блока 4 поступают по входам-выходам 14 и 13, соответствен- 33 но, в блок 8, где срабатывает один из элементов И 57, по сигналу с выхода которого устанавливается разряд реистра 59 признаков обмена данными лока 6 с ОЗУ, соответствующий сигна- 30 лу уровня приоритета. С выдачей сигнала запроса на обмен данными с ОЗУ посредством блока 5, в общем случае, обслуживание запроса в канале блоками 2, 3 и 1 завершается: из блока 1 с дешифратора 66 в блок 8 выдается по вход-выходу 16 сигнал микропрограммного управления "Конец программы" (KI1) .

В данном случае при обслуживании 4в запроса на обмен данными с блоком 6, сигнал КП выдается после завершения обслуживания запроса блоками ?, 3 и 1 после организации запроса на обмен данными с ОЗУ посредством блока 5.

При наличии сигнала КП на входе-выходе 16, соответствующего сигнала с регистра 59 признаков обмена данными и отсутствии сигнала с триггера 65 памяти конца обмена с ОЗУ наличии ин" версного сигнала со второго выхода триггера ) срабатывает один из элементов И 55, по сигналу с выхода которо" го устанавливается соответствующий разряд регистра 58 меток (метка, соответствующая сигналу уровня приоритета ), который по входам- выходам 13, 14 и 16 поступает, соответственно, в блоки 4, 6 и 1. Установленная метка

9" 10 ° при отсутствии сбоев из ОЗУ не сбро. сится до заеерешния обмена данными ° блока 6 с ОЗУ. Сброс метни в эт >и случае происходит при поступлении по вход«селектор . ;6 сигнала завершения обмена с ОЗУ и инверсного сигнала сбоев иэ ОЗУ.

Если с сигналом заверешения обмена с ОЗУ приходит сигнал сбоев иэ ОЗУ, то регистр 58 меток не сбрасывается до повторной установки уровня приоритета блока 6 в блоке 4 (который был сброшен по сигналу КП ) - срабатывает селе><тор 56, сигнал с выхода которого сбрасывает регистр 58 меток.

При наличии сигнала сбоев иэ. ОЗУ и сигнала с регистра 58 меток повторная установка уровня приоритета блока 6 в блоке 4 происходит по старшему приоритету. В этом случае блоки 1-3 отработают сбои из ОЗУ, как если 6ы эти сбои пришли иэ ОЗУ до раэблокировки приоритетов (до выдачи КП ) и до установки соответствующего разряда регистра 58 меток. Сиг" налом уровня приоритета для блока 6 служит логическая сумма сигналов соответствующего уровня приоритетов из блока 4 и метки, поступающей в блок 6 по входу-выходу 14. Наличие сигнала с регистра 58 меток указывает на возможность совместного обслуживания запросов на обмен данными от блоков б и 7 (указывает на цикл ОЗУ по обмену данными с блоком Ь ), и в. блоке 4,6локирует удовлетворение всех запросов (установку всех уровней прио" ритетов ), кроме запросов иэ блока 7 на обмен байтом данных.

По сигналу завершения обмена с ОЗУ, который может прийти по входу 15 при наличии сигнала с регистра 58 меток или до раэблокировки приоритета (когда при удовлетворении одного запроса от блока 6 организуется обмен данными с ОЗУ, а затем выбор управляющей информации иэ ОЗУ ), срабатывает селектор 62, сигнал с выхода которого устанавливает триггер 65 памяти конца обмена с ОЗУ, который блокирует установку регистра 50 меток, поступая на элемент И 55 и, поступая по входу-выходу 13 в блок 4, блокирует удовлетворение запроса иэ блока 7 на обмен байтом данных при наличии сигнала с регистра 50 меток, т.е. этот сигнал производит блокировку совместного обслуживания, так как цикл обмена блока 6 с ОЗУ завершился. Триг11 Я24 гер 65 памяти конца обмена с ОЗУ будет сброшен: по сбросу регистра 58 меток (когда блокировка режима совмест ного обслуживания становится не нужна срабатывает селектор 63 - или 5 сбрасывается, если сигнал памяти конца обмена с ОЗУ установлен до разблокировки приоритета, по сигналу раэблокировки приоритетов (старый сиг-. нал, устанавливается по сигналу КП ), 10 поступающему по входу-выходу 13 из блока 4, т.е. сбрасывается тогда, когда сигнал КП уже пройдет и необходимость блокировать установку одного из разрядов регистра 58 меток на элементе И 55 отпадает.

Если при наличии сигнала с регистра 58 меток есть запрос от блока 7 на обмен байтом данных, то он начнет 20 удовлетворяться, так как регистр 84 разблокирован. Устанавливается уро- . вень приоритета блока 7 на регистре 84, блок 1 начинает выполнять микропрограмму с начальным адресом, 25 сформированным на дешифраторе 67 по сигналам подкраски типа запроса с дешифратора 101 блока 7 и соответствующего уровня приоритета регистра 84.

В начале выполнейия программы блок 1 50 дешийрирует наличие сигнала с регистра 58 меток на дешифраторе 66.

МР-» Ъ

При наличии сигнала с регистра ме" ток сработают элементы И 70. Адрес ветвления с поля регистра 75 попада35 ет на счетчик 71 адресов. Программа модифицируется таким образом, что сразу же происходит анализ в блоке 5 управляющих данных на необходимость

„40 обращения в 03У для блока 7. При этой необходимости удовлетворение запроса от блока 7 при наличии сигнала на ®

"входе-выходе 16 с регистра 58 меток сразу же завершается (обмен байтом ф / данных не происходит ), так как блок 5 уже занят обменом данных между ОЗУ и блоком 6, на что указывает установленный разряд регистра меток. Блок 1 формирует сигнал КП, что приводит к разблокировке приоритетов и сбросу уровня приоритета блока 7, и сигнал отмены совместного обслуживания с дешифратора 77, который поступает по входу-выходу 16 в блок 8. Срабатывает селектор 60, сигнал с выхода которого устанавливает триггер 64 памя" ти отмены совместного обслуживания, который поступает по входу-выходу 13

96 12 в блок 4 и блокирует совместное обслуживание - блокирует установку уровня приоритета по запросу от блока 7 при наличии сигнала с регистра 58 меток. Триггер 64 также устанавливается при наличии сигнала с регистра 58 меток и запросе из блока 7 на обслужи, вание завершения операции, так как удовлетворение этого запроса предполагает организацию обмена информацией с ОЗ." (сигналы из блока 7, поступающие по. входу 17 - старые). В этом слу" чае срабатывает селектор 60.

Триггер 64 памяти отмены совместного обслуживания сбрасывается при удовлетворении запроса от блока 7 по сигналу уровня. приоритета блока 7 (старый сигнал ), который поступает по входу-выходу 13 иэ блока 4 на эле мент И 61, сигнал с вж, да которого сбрасывает триггер 64, так .как отпадает необходимость блокировать совместное обслуживание - обслуживание запроса от блока 6 завершается и начинается обслуживание запроса от блока 7, который не могут обслужить в режиме совместного обслуживания и поэтому устанавливается триггер 64. При отсутствии необходимоСти обращения в ОЗУ для блока 7 в режиме совмещения обслуживание запроса блока 7 происходит так же, как при отсутствии сигнала с регистра 58 меток, т.е. как при отсутствии совмещения. Время обслуживания запроса каналом на обмен двой" ным гловом данных от блока 6 или байтом данных от блока 7 соизмеримо с циклом обмена двойным словом данных с ОЗУ, поэтому принимаем время обслуживания запроса от блока 6 на обмен данными tg = 2 t < = й.1 (время канала) + и „ (цикл ОЗУ);время обслуживания восьми запросов от блока 7 на обмен байтом данных t z = 7.t (время

1 канала) + 2й 1 (время канала + цикл

TBK KBK только по осьмому запросу будет организован оДмен с ОЗУ.

При использовании блока 8 время. .на обслуживание восьми запросов от блока 7 на обмен. байтами данных значительно сокращается за счет того, что семь из этих запросов будут обслужены каналом во время цикла ОЗУ по обслуживанию обмена данными с блоками 6 формула изобретения. 13 9774

Коэффи циент уме н ьш ения времени обслужи вания одного двойного слова МПК в канале .

-> 9т1 — = — "-=4,5 т 2й„

Следовательно в 4,5 раза без изменения производительности блоков 6 можно увеличить производительность блока 7. Не увеличивая производительность последнего, введение блока 8 да- 10 ет возможность освободить канал для обслуживания запросов от блока 6 на время Т за восемь обслуживаемых зачросов блока 7 ат = t „-т =9 „-2t„=7t„=3,5t

Если А - производительность блока 7, тогда увеличение производительности блока 6

F = 3,5 8/ 3,5.A.

В EC400I А = l00 колебаний в секунду, следовательно F = 3,5 100! =

= 350 колебаний в секунду, что составляет от суммарной пропускной спо- 25 собности канала, равной 1500 колебаний в секунду - 234. Этот факт является одним из условий, позволяющим подключать к каналу блока 6 диски с

156 и = 312 колебаний в секун- зо ду, и более рационально составлять конфигурацию системы ввода-вывода.

1..Байт"мультиплексный канал, со. держащий блок микропрограммного управления, блок хранения управляющей информации, блок модификации управляющей информации, блок приоритетов, блок, сопряжения с оперативной памятью, блок сопряжения с быстро действующими внешними устройствами, блоки сопряжения с медленно действующими внешними устройствами, причем первыйпятый входы-выходы блока микропрограммного управления соединены, соответственно, с первыми входами-выходами блока модификации управляющей информации, блока приоритетов, блока сопряжения с медленно действующими внешними устройствами, блока хранения управляющей информации, блоков сопряжения с быстро действующими внеш5S ними устройствами, а выход и вход блока микропрограммного. управления соединены, соответственно, с входом и выходом блока сопряжения с опера 16 14 тивной памятью, первый-четвертый входы-выходы которого соединены, соответственно, с вторыми входами-выходами блока хранения управляющей информации, блока модификации управляющей информации, блока сопряжения с медленно действующими внешними устройствами и блоков сопряжения с быстро действующими внешними устройствами, вход, выход и второй вход-выход бло" ка приоритетов соединены, соответственно, с выходом и входом блока сопря" женил с медленно действующими внешними устройствами и с третьими входамивыходами блоков сопряжения с быстро действующими внешними устройствами, третий вход" выход блока хранения управляющей информации соединен с третьим входом-выходом блока сопряжения с медленно действующими внешними устройствами, шестой вход-выход блока микропрограммного управления, четвертый вход-выход блока сопряжения с медленно действующими внешними устройствами, пятый вход-выход блока сопряжения с оперативной памятью, четвертые входы-выходы блоков сопряжения с быстро действующими внешними устройствами являются, соответственно, первым, вторым, третьим входами-выходами и группой входов-выходов байтмультиплексного канала, о т л и ч аю шийся тем, что, с целью повышения производительности, он содержит блок формирования условия блокировки, первый, второй, третий входывыходы которого соединены, соответственно, с третьим входом-выходом блока приоритетов, с пятыми входами-выхода" ми блоков сопряжения с быстродействующими внешними устройствами и с седьмым входом-выходом блока микропрограммного управления, первый и второй входы блока формирования условия блокировки соединены, соответственно, с выходом блока сопряжения с оперативной памятью и с первым выходом блока сопряжения с медленно действующими внешними устройствами.

2. Каналпоп. 1, отли чаюшийся тем, что блок формирования условия блокировки содержит регистр меток, регистр признаков обмена данными, триггер памяти отме ны совместной работы, триггер памяти конца обмена с оперативной памятью, четыре селектора, элемент И и две группы элементов И, причем первый вход-выход

16

15 9724 блока соединен с цервыми входами первого и второго селекторов, элемента И, регистра признаков обмена данными, элементов И первой группы, с выходами триггеров памяти отмены совместной у работы и конца обмена с оперативной памятью и с первым выходом регистра меток, второй вход-выход блока соединен с вторыми входами элементов И первой группы и с первым выходом ре- 30 гистра меток, первый вход блока соединен с вторым, третьим и четвертым входами первого селектора и с первым, вторым входами третьего селектора, третий вход-выход блока соединен с 1s первыми входами элементов И второй группы, с первым входом четвертого селектора и с первым выходом регистра меток, второй вход блока соединен с вторыми входами четвертого селектора рэ и элемента И, выход которого и выход четвертого селектора соединены, соответственно, с первым и вторым входами триггера памяти отмены совместного обслуживания, выходы элементов И пер-И вой группы соединены с вторым входом регистра признаков обмена данными, первый выход которого соединен с вто.рым входом второго селектора, с третьим входом третьего селектора и с щ вторыми входами элементов И второй группы, третьи входы которых соединены с выходом триггера памяти конца обмена с оперативной памятью, выход первого селектора и выходы элементов И второй группы соединены соответственно, с первым и вторым входами регистра меток, второй выход которого соединен с третьим входом второго селектора, четвертый вход которого соединен с вторым выходом регистра признаков обмена данными, выходы второго и третьего селекторов соединены, соответственно, с первым и вторым входами триггера памяти конца обмена с оперативной памятью, а третий вход четвертого селектора и четвертый вход третьего селектора соединены с первым выходом регистра меток.

Источники информации, принятые во внимание при экспертизе

Патент СИА Р 3432813, кл. 340-172 5, опублик. 1969.

2. Канал мультиплексный FC-4012.

Техническое описание Ц53.057.004.70, 1973, с.43, рис. 8.

3. Авторское свидетельгтво СССР

Н 658407 кл. 4 06 F 3/04, 1977 (прототип).

972 49б

Составитель б. Нагиахметов

Редактор П» Коссей Техреду И.Гайду Корректор И.Ватрушкина

Заказ 8517//»40 Тираж 731 Подписное

ВНИИПИ Государст.венного комитета СССР по делам изобретений и открытий

È ÇÎÇ Иосква И-35 Раьшская наб. g. 4/5

3 Е а л ьл °

Филиал ППП "Патент", г. Ужгород, ул. Проектная,