Устройство для снятия динамических характеристик системы управления

Устройство для снятия динамических характеристик системы управления

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соввтсиик

Социалистические рес убиии

<»974342 (6!) Дополнительное к авт. свнд-ву (22) Заявлейо 20. 05. 80 (2 ) 2926490/ l 8-24 с нрисоединением заявки «% (23) Приоритет (53)M. Кл.

G 05 В 23/02! веударатеапее квинтет

СССР ав делен кзееретевкВ и етерытв1

Опубликовано 15,1l.82. бюллетень № 42

Дата опубликования описания 15, 11. 82 (53} УДК 621.325 (088,8) A.Â.ÁàãëþK, В,Е,Вольский, В,Н,Городущенко, 8>iB.Кубыакии-,-: ., „

П.А.Соколов, В,ll.Òàðàñoâ, Г,М.Файкин и В.Н,64»:.

;k, "

« « (72) Авторы изобретения

I м Э (71) Заявитель (54) УСТРОЙСТВО .ДЛЯ СНЯТИЯ ДИНАМИЧЕСКИХ

ХАРАКТЕРИСТИК СИСТЕМЫ УПРАВЛЕНИЯ

Изобретение относится к автоматике и контрольно-измерительной технике и может быть использовано в системах автоматического контроля динами" ческих объектов в частности в систеS мах контроля судовых систем управления и регулирования, Известно устройство для контроля .динамических систем управления, в ко.тором осуществляется измерение выход- о ного сигнала системы управления и сравнение его с эталоном, что позволяет оценить работоспособность системы в целом l1 ).!

Наиболее близким к предлагаемому является устройство для контроля динамической системы управления, содержащее генератор экспоненциальных. функций1 входной у Выходной и (l1 1) 39 промежуточных формирующих модулей, каждый из которых состоит из блака произведения и интегратора, и блоков сравнения, и элементов,НЕ, и элемен2 тов И, и индикатор с соответствующими связями (2).

Однако эти устройства не позволяют определить значения коэффициентов передачи и постоянных времени динамических блоков системы управления и тем самым оценить работоспособность блоков.

Целью изобретения является ловывение достоверности результатов контроля системы управления.

Указанная цель достигается тем, что в устройство содержащее регистратор, блок генераторов экспоненци— альных функций и по числу контрольных точек системы управления - функциональные преобразователи, состоящие из последовательно соединенных первого узла умножения и первого интегратора и последовательно соединенных второго узла умножения и второго интегратора, первые входы первого и второго узлсв умножения каждо974

342

46

55 го функционального преобразователя соединены с соответствующей контрольной точкой системы управления, а вторые входы - с первым и вторым выходами соответственно блока генераторов экспоненциальных функциу, за-. пускающий вход которого подключен к запускающему входу устройства, до" полнительно введены вычислительные. б;.;;.и, число которых на единицу мень- и -Hcfl3 контрольных точек системы управления, каждый вычислительный блок содержит первый узел деления, последовательно соединенные второй узел деления, третий узел умножения и первый сумматор и последовательно соединенные третий узел деления, четвертый узел умножения и второй сумматор, выходы первого и второго сумматоров каждого вычислительного блока подключен к соответствующим входам регистратора, первые входы второго и третьего узлов деления каждого вычислительного блока соединеньl соответственно с первым и вторым задающими входами устройства, второй и третий входы второго узла деления каждого I ãî вычислительного блока подключены к выходам первых интеграторов i ãî и (i+1)-го функциональных преобразователей соответственно, второй вход третьего узла деления 1-ro вычислительного блока соединен с первым входом пер-. вого узла деления данного вычисли" тельного блока и с выходом второго интегратора i-го функционального преобразователя, а третий вход третьего узла деления 1-го вычислительного блока подключен ко второму входу первого узла деления данного вы" чь.слительного блока и к выходу второго интегратора (i+1)-го функционального преобразователя, причем в каждом вычислительном блоке второй вход первого сумматора соединен с первым задающим входом устройства, выход первого сумматора - со вторым входом четвертого узла умножения, а второй вход второго сумматора - с выходом первого узла деления данного вычислительного блока.

На чертеже представлена схем а устройства для снятия динамических ха" рактеристик системы управления.

Устройство содержит объект контроля 1, состоящий из блоков 21...,2 динамической системы управления и элемента сравнения 3> блока 4 генераторов экспоненциальных функций, функциональные преобразователи состоящие иэ узлов умножения 6 „ и

6> и интеграторов 7„и 7, вычислительные блоки 8„,...,8я, состоящие из узлов деления 9„, 9 и 93, узлов умножения 6з и 64 и сумматоров

101 и 10> и регистратор 11.

Устройство работает следующим о образом, При наличии на входе устройства запускающего сигнала генераторы 4 и 4 блока 4 формируют выходные сигналы в виде экспоненциальных функi5 ций е 1 и е 2, которые подаются на первые входы первого и второго узлов умножения 6„ H 6> функциональных преобразователей 5„ ...,,5(„,„1.На вторые входы узлов 61 и 62 поступают curzp нал рассогласования системы Х() и выходные сигналы R„(t)...,,X„(t) блоков 21,...,2„, Выходные сигналы узлов умножения 6„ и 6 2 подаются на соответствующие входы интеграторов

25 7 и 7 функциональных преобразователей 5„...,,5(qy ) В результате интегрирования формируются сигналы

Хо(S ),,...,Х,„(S1), полученные путем преобразованияя йо Лапласу контроли3Q руемых временных сигналов Х„(2)

X„(t), При этом аргументу преобразования Лапласа 5 замаются два фиксированных вещественных значения S „ и S< которые равны S1 tnt 5 =0,Я „, где время переходного процесса ис35 правной системы.

Выходные сигналы первых интеграторов 7 функциональных преобразователей 5„,...,5(„,„iïîäàþòcÿ на второй вход вторых узлов деления 9 каждого соответствующего и третий вход этих же узлов деления предыдущего вычислительных блоков 81,...,8 . Выходные сигналы вторых интеграторов

7 функциональных преобразователей

5 ...,5 „,„1поступают на второй вход третьего 9 и первый вход первого

1 узла деления 9 каждого соответствующего, а также на третий и второй входы узлов деления из вычислительных блоков Я„. ..8„. Выходные сигналы второго и третьего узлов деления каждого вычислительного блока

81,...,8п. подаются на третий и четвертый узлы умножения 6 и 6п этих вычислительных блоков. Выходные сигналы третьего узла умножения вычислительных блоков 81,...,8 в сум5 974 маторе 10„этих вычислительных блоков суммируются с первым задающим сигналом устройства, а выходние сигналы четвертого узла умножения 6 суммируются в сумматоре 10 с выход- s ным сигналом первого узла деления

9„нычи сли тель ных блоков 8 ...,, 8 „.

Выходные сигналы сумматоров 10 и 102, пропорциональные промежуточным зйачениям коэффициентов переда" чи и постоянных времени блоков системы управления 2„,...,2, подаются на вторые входы третьего 6 и четвертого 64 узлов умножения каждого вычислительного блока. Это вызывает повторную обработку узлов умножения 6 и 64 и сумматоров 101 и 10, Такой процесс повторяется до тех пор, пока на выходах сумматоров 10 и 10ъ не будут установившиеся сиг- 20 налы, пропорциональные текущим значениям коэффициентов передачи и постоянных времени блоков 2„,...,2„ системы управления, которые фиксируются регистратором 11. 25

Таким образом, устройство повышает достоверность снятия динамических характеристик (коэффициентов передачи и постоянных времени) бло" ков замкнутой системы управления 30 за счет введения вычислительных бло" ков, содержащих узлы деления и умножения и сумматоры с соответствующими связями. Данная информация позволяет также оценить текущее техническое состояние блоков динамической системы управления.

Формула изобретения

Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР

11 433452, кл, 4 05 В 23/02, 1971.

2. Авторское свидетельство СССР

N 789975, кл. G 05 В 23/02, 1980.

Устройство для снятия динамических характеристик системы управления, содержащее регистратор, блок генераторов экспоненциальных функций и по числу контрольных точек системы управления - функциональные преобразователи, состоящие иэ последовательно соединенных первого узла умножения и первого интегратора и последовательно соединенных второго узла умножения и второго интегратора, первые входы первого и второго узлов умножения и второго интегратора, первые входы первого и второго узлов умножения каждого функционального преобразователя соединены с соответствующей контрольной точкой системы управления, а вторые входы - с

342 & первым и вторым выходами соответст» венно блока генераторов экспоненциальных функций, эапускающйй вход которого подключен к запускающему входу устройства, о т л и ч а ю щ е е с, я тем, что, с целью повышения достоверности результатов KOHTpoJlR устройство содержит вычислительные блоки, число которых на единицу меньше числа контрольных точек системы уп.равления, каждый вычислительный блок содержит первый узел деления, последовательно соединенные второй узел деления, третий узел умножения и первый .сумматор и последовательно соединенные третий узел деления, четвертый узел умножения и второй сумматор, выходы первого и второго сумматоров каждого вычислительного блока подключены к соответствующим входам регистратора, первые входь1 второго и третьего узлов. деления каждого вы" числительного блока соединены соответственно с первым и вторым задающими входами устройства, второй и третий входы второго узла деления каждого i-ro вычислительного блока подключены к выходам первых интеграторов i-ro и (i+1)-го функциональHblx преобразователей соответственно, второй вход третьего узла деления i ãî вычислительного блока сое» динен с первым входом первого узла деления данного вычислительного блока и с выходои второго интегратора i-го функционального преобразователя, а третий вход третьего узла деления

i ãî вычислительного блока подключен к второму входу первого узла де" ления данного вычислительного блока и к выходу второго интегратора (i+

+1)-го функционального преобразователя, причем в каждом вычислительном блоке второй вход первого сумматора соединен с первым задающим входом устройства, выход первого сум матора - с вторым входом четвертого узла умножения, выход второго сумма" тора - с вторым входом третьего узла умножения, а второй вход второго сумматора - с выходом первого узла деделения данного вычислительного блока, 974342 ираж 91 . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113П35, Иосквя, Ж-35, Раушская,наб., д. 4/5

Заказ 9

Филиал ППП Патент, г, жгород, ул. Проектная, Составитель В. Дианов

Редактор Н.Горват Техред И. Надь Корректор H. буряк