Устройство для контроля логических блоков

Устройство для контроля логических блоков

Иллюстрации

Показать все

Реферат

 

(72) Авторы изобретения

Ю. Ш. Биглов, А. А. Горлач и Л. А. Ляшко (71) Заявитель

t (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ЛОГИЧЕСКИХ БЛОКОВ

Изобретение относится к вычислительной технике и дискретной автоматике и может быть использовано для контроля логических блоков дискретных устройств автоматики и электронных вычислительных машин.

Известно многоканальное устройство тестового контроля цифровых узлов электронных вычислительных машин, построен-. ное на принципе сравнения (1) . днако в известном устройстве используется запоминаюшее устройство для хранения контрольных тестов, поэтому длительность и сложность реализуемых тестов в известном устройстве ограничена емкостью запоминаюшего устройства, а следовательно ограничена сложность логических блоков, контролируемых этим устройством. Кроме того, временной интервал между выдачей двух последовательных тестовых наборов определяется временем, необходимым для считывания информации из. запоминаюшего устройства

Ь

2 большой емкости и ее интерпретации, и в обшем случае велик и непостоянен.

Известно также устройство для контроля логических блоков и автоматов, содержашее блок управления и индикации, генератор, формирователь контрольных тестов, формирователь временных диаграмм, формирователь. сигналов неисправности, коммутаторы входов и выходов, причем первый выход блока управления и индика1О ции соединен с первым входом коммутатора входов, первый комбинационный выход коммутатора входов соединен с первыми входами эталонного и контролируемого блоков, второй выход блока управ15 ления и индикации соединен со вторым входом формирователя контрольных тестов, второй выход которого подключен к первому входу формирователя временных диаграмм, второй вход которск о соединен со вторым выходом коммутатора входов, а выход — со вторым входом коммутатора входов, третий выход которого соединен со вторыми входами эталонного и

3 9743 контролируемого блоков, выходы которых через коммутатор выходов подключены ко входу формирователя неисправности, выход которого подключен ко входу блока управления и индикации (2 1, Недостатками устройства являются ограниченные функциональные возможности,- обусловленные тем, что формирователь контрольных тестов имеет столько каналов по выходу, сколько входов у щ контролируемого блока, и в каждом из этих каналов одновременно должна бьиь сформирована определенная для этого канала тестовая последовательность логических сигналов. Это приводит к не- 1Э приемлемо быстрому возрастанию. объема аппаратуры устройства и сложности пере» настройки на новый тип объекта контроля при увеличении количества входов его и сложности тестовых сигналов, что в свою Ээ очередь ограничивает сложность контролируемых этим устройством логических блоков.

Целью изобретения является расшире- . ние номенклатуры контролируемых блоков. ЭЭ

Поставленная цель достигается тем, что в устройство для контроля логических блоков, содержашее синхронизатор, генератор импульсов, формирователь тестовых сигналов, коммутатор каналов, коммутатор выходов, формирователь импульсов, тактовый генератор, счетчик адресов, элемент ИЛИ, эталонный блок, причем первый, второй, третий выходы

Э5 но к входу генератора импульсов, к управляющему входу формирователя тестовых сигнал>в и к первому входу комму« татора каналов, выход генератора импульсов подключен к первому входу элемента ИЛИ, и к информационному входу формирователя тестовых сигна юв, выход которого подключен к второму входу ком мутатора каналов, четвертый выход син хронизатора подключен к входу тактового генератора, выход которого подключен к второму входу элемента ИЛИ, выход кото рого подключен к счетному входу счетчиza адресов, управляющий вход которого подключен к пятому выходу синхронизатора, вход которого подключен к выходу формирователя импульсов, вход которого подключен к выходу коммутатора выходов входы которого подклкяены к выходам контролируемого и эталонного блоков, s него введены канальные эапоминакнцие элементы, информационные вхопы которых подключены к выходам коммутатора zaналов, адресные входы - к выходу счеч ф чика адресов, выходы канальных запомпнаюших элементов поДключены к входам контролируемого и эталонного блоков.

На фиг. 1 приведена структурная схема предлагаемого устройства; на фиг. 2структурная схема формирователя тестовых сигналов.

Устройство содержит синхронизатор 1, генератор 2 импульсов, формирователь тестовых сигналов, коммутатор 4 канала„ канальные запоминающие элементы 5, коммутатор 6 выходов, формирователь 7 импульсов, тактовый генератор 8, счетчик 9 адресов, элемент 10 ИЛИ, контролируемый логический блок 11, эталонный логический блок 12.

Устройство работает следующим о6разом.

По команде синхронизатора 1 на формирователь 3 тестовых сигналов начинают поступать сигналы с генератора 2 импульсов, Формирователь 3 тестовых сигналов формирует на своем единственном выходе последовательность логических сигналов, которая должна быть воспроизведена на очередном выходе устройства.

С выхода формирователя 3 тестовых сигналов последовательна .ть логических сигналов через коммутатор 4 каналов подается на вход соответствующего очередного канального запоминающего эле-мента 5. В то же время сигналы генератора 2 импульсов поступают на счетный вход счетчика 9 адреса, .вызывая синхронное с работой формирователя тестовых сигналов изменение его состояния, а так как выход счетчика 9 адреса подключен к адресным входам всех канальных запоминающих элементов, то в том из них, который выбран коммутатором 4 канала, записывается последовательность тесто вых сигналов, сформированная формирователем, Посйе исчерпания длины последовательности сигналов или емкости канального запоминающего элемента 5 синхронизатор

1 останавливает генератор 2 импульсов, вьщает на формирователь 3 тестов сигнал для настройки на новую последовательноСть тестовых сигналов, сбрасывает счетчик 9 адреса, переключает выход коммутатора 4 канала на следующий канальный запоминающий элемент. Затем по сигналу синхронизатора возобновляеч ся работа генератора импулвсов и заполняется очередной канальный. запоминающий элемент соответствующей последовательностью логических сигналов.

В качестве запоминающего элемента может бьиь использована микросхема— одноразрядное 1024 - битовое полупрок водниковое запоминающее устройство в одном корпусе (например, типа

К134РУ9). Количество таких элементов в устройстве равно числу входов (а при программном контроле суммарному числу

5 9743

После заполнения всех канальных запоминающих элементов 5 генератор 2 импульсов выключается и подключается тактовый генератор 8. В то время, как частота генератора импульсов выбирается S из условия обеспечения работы формирователя тестовых сигналов, частота тактового генератора выбирается из условия обеспечения контроля и ограничивается лишь временем, необходимым для считы- 1й вания информации из одноразрядного канального запоминающего элемента, и может регулироваться в широких пределах.

Информация, содержащаяся в соответствующих ячейках всех канальных запоми- наюших элементов, воспроизводится на выходах устройства синхронно. Коммутатор 6 выходов подключает попарно соответствующие выходы контролируемого 1 1 и эталонного 12 блоков к формировате- 20 лю 7 импульсов. В случае несовпадения с сигналов на соответотвующих входах коммутатора 6 выходов формирователь 7 импульсов сигнализирует синхронизатору 1.

2$

В зависимости от заданного предварительного режима работы синхронизатор

1 может или остановить работу тактового генератора 8, после чего диагностика неисправности производится с использова-3О нием индицируемой информации о выходе контролируемого блока, на котором обнаружено несовпадение, и номере такта одним из известных способов, или индицировать наличие неисправности, но работу Эу тактового генератора не останавливать.

Для диагностики неисправностей может быть предусмотрен потактовый режим работы, при котором состояние счетчика адреса изменяется по сигналам синхрони- фр затора по команде оператора.

При использовании эталонного логического блока все имеющиеся в устройстве канальные запоминающие элементы могут быть использованы для накоплении д и выдачи входных тестовых сигналов для контролируемого логического блока. Если устройство используется для програмного контроля, то часть канальных запоминающих элементов обслу кнвает входы контролируемого блока, а остальные (их количество должно быть равно количеству выходов контролируемого блока) служат для накопления и выдачи ожидаемых сигналов,на выходах контролируемого логического блока, и выходы этих канальных запоминающих элементов подключаются прямо на входы комлдтатора1 выхопов вместо выхоцов эталонного блока.

75: d

Если в канальном запоминающем элементе помещается полная .последователькость тестовых сигналов или ее фрагмент, включающий сигналы, устанавливающие контролируемый блок в. исходное состояние, то содержимое канальных запоминающих элементов может воспроизводиться на выходе устройства многократно, например для осциллографического исследования работы контролируемого блока.

Если полная последовательность тестовых сигналов не помещается в канальном запоминающем элементе, то в канальных запоминающих элементах размешают фрагмент полной последовательности и после его воспроизведения канальные запоминающие элементы перезагружают уже описанным образом. При этом пере» загружают лишь те из канальных запоминающих элементов, информация в которых на следующем фрагменте должна отличаться от той, что была на предыдущем.

Формирователь тестовых сигналов может быть выполнен, например, по принципу, соответствующему фиг. 2, где 1, 2, 3, 4 — входи формирователя, подклю ченные, соответственно к шине устройст- ва с уровнем напряжения логического нуля, к шине устройства с уровнем напряжения логической единицы, к выходу генератора импульсов, к выходу блока управления, 5 — триггер со счетным входом и прямым и инверсным выходами, 6— мультиплексор, 7 - выход формирователя.

Тестовый сигнал формируется из сигналов на входах 1-3 формирователя путем подачи от блока управления двухразрядных комбинаций логических сигналов на вход 4 формирователя, причем каждой комбинации соответствует подклкьчение к выходу формирователя на время ее существования на входах логического нуля или логической единицы, или периодической последовательности из чередующихся логических нулей и единиц.с двумя фазировками по отношению к сигналам на выходе генератора импульсов.

Такой формирователь может быть реализован на двух микросхемах среднего уровня интеграции.

7 97437 входов и выходов) контролируемого логического блока. Таким образом, предлагаемое устройство позволяет за счет замены многоканального формирователя тестовых сйгналов 5 одноканальным и набором простых одноразрядных канальных запоминающих элементов (как правило, каждый в виде одной микросхемы широкого применения) снжь ограничения на количество входов кона- 10 ролируемого логического блока и сложность тестовых сигналов, в то же время обеспечив гибкое управление, так как реализовать перестройку однокащиьного формирователя тестовых сигналов на раз » 5 личные последовательности сигналов значительно проще, чем перестраиватьмногоканальный формирователь. налов, выход генератора импульсов подключен к первому входу элемента ИЛИ и к информационному входу формирователя тестовых сигналов, выход которого под« ключен к второму входу коммутатора каналов, четвертый выход синхронизатора подключен к входу тактового генератора, выход которого подключен к второму входу элемента ИЛИ, вьчход которого подключен к счетному, входу счетчика адресов, управляющий вход которого подключен к пятому выходу синхронизатора, вход которого подключен к выходу формирователя импульсов, вход которого подключен к выходу коммутатора выходов, входы которого подключенй к выходам-конт» ролируемого и эталонного блоков, о т— л и ч а ю щ е е с я тем, что, с целью расширения номенклатуры контролируемых блоков, в него введены канальные запоминающие элементы, информационные входы которых подключены к выходам коммутатора каналов, адресные входы— к выходу счетчика адресов, выходы канальных запоминающих элементов подключены к входам контролируемого и эталонного блоков.

Формула изобретения

Устройство для контроля логических блоков, содержащее синхронизатор, гене ратор импульсов, формироватежю TBGTo 25 вых сйгналов, коммутатор каналов, коммутатор выходов, формирователь импуль- сов, тактовый генератор, счетчик адресов, элемент ИЛИ, эталонный блок, причем первый, второй, третий выходы сикх- Эй ронизатора подключены сскУгветственно к входу генератора импульсов, к управшпощему входу формирователя тестовых ситъналов и к первому входу коммутатора каИсточники информации, принятые во внимание прй экспертизе

1. Авторское свидетельство СССР

К 441133444422, кл. G 06 F 11/00, 1972.

2. Авторское свидетельство СССР

¹ 607229, кл. G 06 = 15/46, 1975.