Обучающее устройство

Обучающее устройство

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советсник

Социалистических республик ()974394 (61) Дополнительное к авт. свид-ву (22) Заявлено 22. 04. 81 (21) 3282529/18-24 (51)М. Кл. с присоединением заявки МG 09 В 7/02

Гоеударствсниый комитет

СССР (23) Приоритет (53) УДК 681 3. .071(088.8) ио делам изобретений и открытий

Опубликовано15. 11.82. Бюллетень М 42

Дата опубликования описания 15. 1 1. 82

Л. И. Котелянец, В. И. Корнейчук, А. П. Марковский

В. В. Пиксотов и В. Н. Сороко 1 (72) Авторы изобретения

Киевский ордена Ленина политехнический институт йи. 56-летия

Великой Октябрьской социалистической революции-" --- — (73) Заявитель (54) ОБУЧАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к автоматике и вычислительной технике, в частности к техническим средствам обучения, и может быть использовано для генерации учебных заданий по разветвленной информационно-логической модели курса.

Известно устройство, содержащее связанные соответствующим образом пульт преподавателя, блок отсчета времени, блоки технических средств обучения, пульты обучаемых, блок определения средней оценки, задатчик времени, блок деления, блок перемножения, блок индикации, блок коррекции учебного процесса 1).

Известно также обучающее устройст во, содержащее связанные соответствующим образом блок ввода учебной информации, блок вывода учебной информации„ блок управления, генератор тестов, генератор случайных чисел, формирователь управляющих сигналов, регистры, блоки памяти, дешифратор, блок сравнения, коммутатор (2).

Однако эти устройства имеют ограниченные дидактические возможнос" ти.

Наиболее близким к предлагаемому является обучающее устройство, содержащее связанные соответствующим образом блок ввода, регистры ответа и номера обучаемого, триггер готовности, четыре блока памяти, блок памяти заданий, два блока элементов

ИЛИ, два блока элементов И, формирователь кодов, блок индикации, блок инверторов L 3).

Недостатком этого устройства является возможность генерации учебных заданий курса имеющего линейно-последовательную информационно-логичес" го кую структуру. Однако при генерации заданий реальных курсов, последние зачастую имеют разветвленную информационно-логическую структуру °

974394, Цель изобретения - расширение дидактических возможностей устройства за счет генерации оптимального у -.ебного задания по разветвленной информационно-логической структуре курса ° указанная цель достигается тем, что в обучающее устройство, содержащее последовательно соединенные пульт обучаемого, триггер, первый счетчик первый блок памяти и узел фиксации нулевого кода, выход которого соединен со входом пульта обучаемого, второй выход которого подключен ко входу второго блока памяти, блок индикации, вход которого соединен е . выходом третьего блока памяти, подключенным ко второму входу первого блока памяти, блок сравнения, второй и третий счетчики, дешифратор, два блока элементов И и первый элемент

ИЛИ, введены формирователь кодов, формирователь импульсов и первый эле

25 мент задержки, выход которого соединен с первым входом первого элемента

ИЛИ, а вход - с первым выходом блока сравнения, соединенным с первым входом третьего блока памяти, второй вход которого подключен к первому выходу второго счетчика, соединенному с первыми входами блока сравнения и формирователя кодов, второй третий, и четвертый входы которого

35 подключены соответственно к выходам первого и второго блоков памяти и третьего счетчика, а выход - к первым входам первого и второго блоков элементов И, вторые входы ко торых

Щ соединены соответственно с первым и вторым выходами триггера, а выходы соответственно со входом дешифратора и с первым входом третьего счетчика, второй вход которого подключен к первому выходу формирователя импульсов, 45

ВтОрОй ВыхОд кОТОрОГО сОединен сО вторым входом первого счетчиьа, а вход — с третьим выходом пульта обучаемого, второй выход триггера подключен к первому входу второго счетчика, выход которого соедине со вторым входом триггера, а второй вход с выходом первого элемента ИЛИ, второй вход которого подключен ко второму выходу блока сравнения, а третий вход - к первому выходу дешифратора, второй выход которого соединен со вторым входом блока сравнения.

Формирователь кодов содержит блок элементов ИЛИ и последовательно включенные первый коммутатор, блоки элементов ИЛИ группы, первый регистр и второй коммутатор, выход которого является выходом формирователя, а второй вход через блок элементов ИЛИ соединен с первым и вторым входами формирователя, вторые входы блоков элементов ИЛИ группы являются тоетьим входом формирователя, первый и второй входы первого коммутатора являются вторым и четвертым входами формирователя соответственно.

Формирователь импульсов содержит последовательно соединенные второй элемент задержки, третий элемент задержки и второй элемент ИЛИ, второй вход и выход которого являются соответственно входом и вторым выходом формирователя, выход второго элемента задержки является первым выходом формирователя, Блок сравнения содержит последовательно соединенные второй регистр, первый узел элементов И, третий регистр и второй узел элементов И, второй вход которого подключен к выходу второго регистра, первый вход которого является первым входом блока, третий вход второго узла элементов И является вторым входом блока, пеовый и второй выходы второго узла элементов И являются первым и вторым выходами блока, второй вход первого узла элементов И соединен с первым выходом второго узла элементов И.

Третий блок памяти содержит последовательно включенные третий узел элементов И и четвертый регистр, выход которого является выходом блока, первый и второй входы третьего узла элементов И являются соответственно первым и вторым входами блока.

На чертеже приведена блок-схема устройства.

Обучающее устройство содержит пульт 1 обучаемого, триггер 2, эле- мент ИЛИ 3, блок 4 памяти, блоки 5 элементов ИЛИ, коммутатор б, регистр

7, коммутатор 8, блок 9 элементов ИЛИ, блоки 10 и 11 элементов И, счетчики

12-14, дешифратор 15, элемент ИЛИ 1б второй узел 17 элементов И, узлы 18 и 19 элементов И, элемент 20 задержки, регистры 21 -23, блок 24 индикации, блок 25 памяти, узел 26 Фикса974394 ции нулевого кода, элементы 27 и 28 задержки. Блок 5, коммутатор 6, регистр 7, коммутатор 8 и блок 9 объединены в формирователь 29 кодов, узлы 17 и 18 и регистры 21 и 22 - в блок 30 сравнения, узел 19 и регистр

23 - в блок 31 памяти, а элементы 3, 27 и 28 — в формирователь 32 импульсов.

Перед началом работы устройства в блоки 4 и 25 и на регистр 21 заносится (например,из центральной вычислительной машины) информация о структуре учебного курса и об изученности понятий курса каждым обучаемым, регистры 7, 22 и 23 обнуляются. В блоке 4 хранятся коды изученности каждого понятия учебного курса каждым обучаемым, причем указанный код равен увеличенному на единицу числу неизученных обучаемым понятий, непосредственно предшествующих данному. В случае, когда все понятия, непосредственно предшествующие данному изучены, указанный код равен единице, а когда изучено и самоданное понятие— нулю. В блоке 25 хранится информация о структуре учебного курса в виде совокупности списков понятий непосредственно следующего за данныи так, что З код, подаваемый на первый адресный вход блока 25 и являющийся номером понятия, определяет номер списка, а код, подаваемый на второй адресный вход, определяет номер элемента в З5 выбранном списке. На регистре 21 хранятся коды важности понятий курса, т.е. коды числа зависииых от данного понятия.

Устройство работает следующим образом.

С пульта 1 на адресный вход блока

4 поступает номер обучаемого, считанные по которому коды изученности

45 понятий курса через группу блоков 5 считываются на регистр 7. Поступаемым с пульта 1 сигналом триггер 2 устанавливается в единичное состояние, .выдавая сигнал установки в ноль счетчика 14, открывая блок 11 и снимая

50 сигнал установки в ноль с управляющего входа счетчика 12. Кодом, снимаемым с выходом последнего и подаваемым через блок 9 на управляющие входы коммутатора 8, последовательно

55 с выхода коммутатора 8 снимаются коды изученности понятий, которые через блок 11 поступают на дешифратор 15.

Если код изученности понятия не равен единице, т.е. в случае, когда понятие уже изучено или не может быть изучено по причине неизученности предшествующих понятий, дешифратором

15 формируются сигналы, которые, пройдя через элемент ИЛИ 16 подаются на счетный вход счетчика 12. В случае, если код изученности понятия равен единице, дешифратором 15 выдается разрешающий сигнал на узел

17, по которому производится сравнение кода важности понятия, считанного из регистра 21 и содержимого регистра 22, в случае, когда код, считанный из регистра 21, больше считанного из регистра 22, узлом 17 фор" мируется сигнал, разрешающий запись через узел 18 кода, считанного с регистра 21 на регистр 22 и через узел 19 у кода счетчика 12 на регистр 22 и через узел 19 у кода счетчика 12 на регистр 23. Этот же сигнал, задержанный элементом 20, поступает через элемент ИЛИ 16 на счетный вход счетчика 12. При невыполнении указанного условия узлом 17 формируется сигнал, поступающий через элемент ИЛИ 16 на счетный вход счетчика 12. B результате описанной про" цедуры, когда все понятия курса обработаны указанным образом и счетчик 12 выдает сигнал переполнения, на регистре 23 записывается номер понятия максимальной важности; подлежащий изучению. Указанный номер поступает в блок 24, которым предъявляется обучаемому содержание выбранного понятия. Одновременно номер выбранного для изучения понятия поступает на первый адресный вход блока 25.

Сигналом переполнения счетчика 12 триггер 2 сбрасывается в нуль, выдавая сигнал на сброс в нуль счетчика 12, открывая блок 10 и снимая сигнал сброса в нуль с управляющих входов счетчика 14. Кодом, снимаемым с выходом последнего по оконча-. нии цикла обучения, т.е. по выдаче с пульта 1 обучаемого сигнала на элемент ИЛИ 3, из блока 25 последовательно считываются номера понятий, следующие за изученным. Указанные номера, поступая через блок 9 элементов ИЛИ на управляющие входы коммутатора 8, вызывают считывание из регистра 7 через коммутатор 8, блок 10 на счетчик 13 кода изучен974394 ности понятия, номер которого считан с блока 25. Сигналом с выхода элемента ИЛИ 3, задержанным элементом 27, содержимое счетчика 13 уменьшается на единицу и через ком- $ мутатор 6, на управляющий вход которого подается код с выхода блока

25, записывается через группу блоков 5 на регистр 7. Таким образом, производится коррекция кодов изученности понятий, следующих эа изученным. Когда все такие понятия перебраны, с выходов блока 25 считывается нулевой код и узлом 26 формируется сигнал на пульт обучаемого об скончании цикла коррекции. Устройство готово к выдаче задания на иэучеwe следующего понятия курса.

Таким образом, предлагаемое устройство позволяет генерировать оптимальную дозу изучаемого материала по разветвленной информационно-логической модели курса.

2$

Формула изобретения

Обучающее устройство, содержа:. . ее последовательно соединенные пульт об. чаемого, триггер, первый счетчик, пе;,;вый блок памяти и узел фиксации нулевого кода, выход которого соединен .,а входом пульта обучаемого, второй

-: ;ход которого подключен ко входу

;."торо о олока памяти, блок индикации, 35 од которого соединен с выходом р.-".::eão блока памяти, подключенным

:.. вто:;:;-.му входу первого блока памят;- блок сравнения, второй и третий

40 .-,четчики, дешифратор, два блока элемен -ов И и первый элемент ИЛИ, о т и и а ю щ е е с я тем, что, с целью расширения дидактических возможностей устройства, в него введены

4S ормирователь кодов, формирователь импульсов и первый элемент задержки, выход которого соединен с первым входом первого элемента ИЛИ, а вход с первым выходом блока сравнения, $0 соединенным с первым входом третьего блока памяти, второй вход которого подключен к первому выходу второго счетчика, соединенному с первыми входами блока сравнения и формирователя кодов, второи, третии и с

S5 четвертый входы которого подключены соответственно к выходам первого и второго блоков памяти и третьего счетчика, а выход - к первым входам первого и второго блоков элементов И, вторые входы которых соединены соответственно с первым и вторым выходами триггера, а выходы - соответственно со входом дешифратора и с первым входом третьего счетчика, второй вход которого подключен к первому выходу формирователя импульсов, второй выход которого соединен со вторым входом первого счетчика, а вход — с третьим выходом пульта обучаемого, второй выход триггера подключен к первому входу второго счетчика, выход которого соединен со вторым входом триггера, а второй вход с выходом первого элемента ИЛИ, второй вход которого подключен ко второму выходу блока сравнения, а третий вход - к первому выходу дешифратора, второй выход которого соединен со вторым входом блока сравнения.

2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что в нем формирователь кодов содержит блок элементов ИЛИ и последовательно включенные первый коммутатор, блоки элементов ИЛИ группы, первый регистр и второй коммутатор, выход которого является выходом формирователя, а второй вход через блок элементов ИЛИ соединен с первым и вторым входами формирователя, вторые входы блоков элементов ИЛИ группы являются третьим входом формирователя, первый и второй входы первого коммутатора являются вторым и четвертым входами формирователя соответственно.

Устройство по и.1, о т л и ч а ю щ е е с я тем, что в нем формирователь импульсов содержит последовательно соединенные второй элемент задержки, третий элемент задерж-. ки и второй элемент ИЛИ, второй вход и выход которого являются соответственно входом и вторым выходом формирователя, выход второго элемента задержки являешься первым выходом формирователя.

4. Устройство по п. 1, о т л и ч аю щ е е с я тем, что в нем блок сравнения содержит последовательно соединенные второй регистр, первый узел элементов И, третий регистр и второй узел элементов И, второй вход которого подключен к выходу второго регистра, первый вход которого

97439

lO является первым входом блока, третий вход второго узла элементов И является вторым входом блока, первый и второй выходы второго узла элементов И являются первым и вторым выходами блока, второй вход первого узла элементов И соединен с первым выходом второго узла элементов И.

5. Устройство по и. 1, о т л ич а ю щ е е с я тем, что в нем третий блок памяти содержит после довательно включенные третий узел элементов И и четвертый регистр, вы4 10 ход которого является выходом блока, первый и второй входы третьего узла элементов И являются соответственно первым и вторым входами блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

11 354445, кл. G 09 В 7/00, 1970.

2. Авторское свидетельство СССР

N 752454, кл. G 09 В 7/02, 1980

3. Авторское свидетельство СССР по заявке И 2828170/18-24, кл.

G 09 В 7/02, 1970 (прототип).

974394

Составитель А. Карлов

Редактор Т.Веселова Техред А.Бабинец Корректор Г. Огар т

Заказ 8709/68 Тираж 472 Подписное

ВНИИПИ.Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 8-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4