Аналого-цифровой преобразователь поразрядного уравновешивания

Аналого-цифровой преобразователь поразрядного уравновешивания

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

< «974572 .,1 р %; 4 (6t) Дополнительное к авт. свид-ву(22) Заявлено 0?0231 (21) 3243807/18-21 с присоединением заявки Ко(23) ПриоритетОпубликовано 1511.82. Бюллетень Ко 42

Дата опубликования описания 151182

151) М. Кд.з

R 03 К 13/17

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 681. 325 (088.8) (72) Авторы изобретения

Н.В.Алипов и Л.И.Тимченко %г

) - 4,>",E 1 ; ° д с у

1 а ., ),,, ;1 I

Харьковский институт радиоэлектроники (71) Заявитель (5 4 ) А НЛ«1ОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ ПОРАЗРЯДНОГО

УРАВНОВЕШИВАНИЯ

Изобретение относится к аналогоцифровой измерительной технике и может быть использовано в контрольноизмерительных системах различного 5 назначения, работающих в условиях действия импульсных помех.

Известен аналого-цифровой преобразотель, построенный по схеме поразрядного уравновешивания, содержащий 10 генератор импульсов, преобразователь кода в напряжение, регистр кода, логический блок и блок сравнения, первый вход которого соединен с источником преобразуемого напряжения, а второй — с выходом преобразователя кода в напряжение, входы которого подключены через регистр кода к выходам логического блока, первый управляющий вход этого блока соединен с первым выходом блока сравнения, а другие — с выходны«,«и шинами распределителя импульсов(1).

Недостатками его является низкая помехоустойчивость, обусловленная действием как внешних импульсных помех, 25 так и сбоями дискретных элементов. наличие динамических погрешностей, вызванных изменением сигнала за время преобразования (низкая корректирующая способность преобразователя ), 30

Известен аналого-цифровой преобразователь, построенный по схеме поразрядного уравновешивания, содержащий генератор импульсов, распределитель импульсов, преобразователь кода в напряжение, регистр кода, логический блок и блок сравнения, и связи между ними 21.

Недостатками устройства является низкая помехоустойчивость в условиях действия внешних импульсных помех и сбоях в элементах его цифровой части, низкая корректирующая способность динамических погрешностей, так как период измерения состоит из двух циклов, а коррекция производится только на последнем. Поэтому глубина коррек-ции не может быть больше величины последнего разряда первого цикла уравновешивания. При этом значение этого разряда может только увеличиваться.

Цель изобретения — повышение помехоустойчивости и точности преобразования.

Поставленная цель достигается тем, что в аналого-цифровой преобразователь поразрядного уравновешивания, содержащий генератор импульсов, вход которого соединен с шиной "Запуск", первый выход соединен со входом

974572 распределителя импульсов, нечетные выходы которого подключены к соответствующим входам установки в единицу основного регистра кода, выходы которого соединены со входами основного преобразователя кода в напряжение, а выходы дополнительного регистра кода — со входами дополнительного преобразователя кода в напряжение, первый выход элемента сравнения соединен с шиной входного сигнала, IQ введены элементы И текущего такта и последующего такта, элементы ИЛИ основного регистра кода, элементы ИЛИ дополнительного регистра кода, элемент ИЛИ, элемент памяти гашения разряда предыдущего такта и сумматор, первый и второй входы которого соответственно соединены с выходами . основного и дополнительного преобразователей кода в напряжение, а выход соединен со вторым входом элемента сравнения, третий вход которого подключен к выходной шине стробирующих импульсов генератора импульсов и первому входу элемента памяти гашения разряда предыдущего такта, второй вход которого соединен с выходной шиной импульсов разрешения гашения генератора импульсов и с первыми входами элементов И текущего и последующего тактов, вторые входы ко- 30 торых соединены с выходом элемента сравнения и с первым входом элемента памяти состояния разряда предыдущего такта, второй вход которого соединен с выходной шиной тактовых 3 импульсов генератора импульсов, третий вход — с выходом элемента памяти гашения разряда предыдущего такта, прямой выход которого подключен к третьим входам элементбв И преды- 4ц дущего такта, а инверсный — к третьим входам элементов И текущего такта, кроме первого, при этом выходы распределителя импульсов подключены соответственно к четвертым

45 входам элементов И текущего такта и, кроме первого, к четвертым входам элементов И предыдущего такта, а четные выходы распределителя импульсов соответственно подключены к входам установки в единицу раз- 50 рядов дополнительного регистра кода, входы установки в нуль разрядов основного и дополнительного регистров кодов соединены соответственно с выходами элементов ИЛИ основного 55 и дополнительного регистров кода, первые входы которых соединены с шиной "Запуск", вторые соответственно соединены с выходами элементов

И текущего такта, а третьи„ кроме 6О последнего элемента ИЛИ дополнительного регистра кода, соответственно соединены с выходами элементов И последующего такта и с входами элемента ИЛИ, выход которого соединен с третьим входом элемента памяти ra щения разряда предыдущего такта.

На чертеже изображена функциональная схема аналого-цифрового преобразователя.

Схема содержит генератор 1 импульсов, распределитель 2 импульсов, основные регистр 3 кода и преобразователь 4 кода в напряжение, сумматор 5, дополнительные регистр 6 и преобразователь

7 кода в напряжение, элемент 8 ИЛИ, элемент 9 памяти состояния разряда предыдущего такта, элемент 1 0 памяти гашения разряда предыдущего такта, элемент 11 сравнения, элементы И 12

17 текущего такта, элементы И 18-22 предыдущего такта, элементы ИЛИ 2325 основного регистра кода, элементы

ИЛИ 26-28 дополнительного регистра кода, шику 29 "Запуск", шину 30 тактовых импульсов, шину 31 стробирующих импульсов, шину 32 импульсов разрешения гашения, шину 33 выхода элемента сравнения, шину 34 прямого и шину 35 инверсного выходов элемента памяти 9, выходные шины 36-41 распределителя 2 импульсов и шину 42 входного сигнала.

На шине 33 с приводом импульса по шине 31 вырабатывается сигнал "1" если U c U<, и сигнал "0", если

0 > О, где Uz — измеряемое напряжение, U — напряжение компенсации на выходе сумматора 7.

На шине 35 с приходом импульса по шине 30 вырабатываются сигналы "0" либо "1", причем "1" в том случае, когда на выходах элементов 10 и 11 имеются сигналы "1", а сигнал "0" — в остальных случаях. На шине 34 вырабатывается сигнал, противоположный сигналу на шине 35.

На выходе элемента 10 с приходом импульса по шине 31 вырабатывается сигнал "1", а с приходом импульса по шине 32 — "0", если на выходе элемента ИЛИ 8 сигнал "1", и "1" в противном случае. Генератор 1 поочередно вырабатывает импульсы соответственно на шинах 30-32.

Устройство работает следующим образом.

Импульсы "Запуск" по шине 29 устройства устанавливаются в начальное состояние, при этом все разряды основного 3 и дополнительного 6 регистров кодов через элементы ИЛИ

23-28 устанавливаются в нулевое состояние, рашрешается прохождение импульсов по шинам 30-32 с генератора 1.

Работу преобразователя рассмот1 рим при воздействии импульсных помех как отрицательной, так и положительной полярности, а также при изме,нении измеряемого напряжения за время преобразования как в сторону уменьшения, так и увеличения.

974572

20

1. Пусть ОХ = llh, где h-дискрет- ность преобразователя, и на первом такте работы преобразователя действует импульсная помеха ф (с) отрицательной полярности, амплитуда которой равна 9h. 5

1-й такт. Импульс по шине 30 через распределитель 2 включает старший разряд основного регистра 3, при этом на выходе сумматора 5 сформируется компенсационное напряжение

0 =4п. Поскольку 0) у U — Ft)=2h > то с приходом импульса по шине 31 сигнал "1" установится на шине 33, одновременно на выходе элемента 10 также сигнал "1". Импульс по шине

32 выключает старший разряд основного регистра 3 через элементы И 18, ИЛИ 25, а элемент 10 состояния не изменяет, так как на выходе элемента ИЛИ 8 импульс отсутствует.

2-й такт. Импульс по шине 30 устанавливает на шинах 34, 35 сигнал соответственно "0" и "1" и включает старший разряд дополнительного регистра б. Пбскольку 0„=4Ь, то

U < U - =11Ь и импульсом по шине 31 на выходе элемента 11 (шина 33) устанавливается сигнал "0", а элемент

10 своего состояния и= изменяет.

Импульс по шине 32 не изменяет состояния разрядов основного и дополнительного регистров кодов 3 и 6, а также — состояние элемента 10.

3-й такт. Импульс по шине 30 устанавливает на шинах 34 и 35 сигналы соответственно "1" и "0" и включает З5 второй разряд основного регистра 3.

Поскольку U =áh, то U 7 О„и с приходом импульсов по шинам 31 и 32 состояния элементов 11, 10 и разрядов регистров кодов 3 и б не изме- 40 нятся.

4-й такт. Импульс по шине 30 не изменяет сигналов на шинах 34 и 35, включает второй разряд дополнительного регистра б. Поскольку 0„=86, то U > U и импульсы по шинам

31 и 32 состояния элементов 11, 10 и разрядов основного и дополнительного регистров кодов 3 и б не изменяет.

Аналогичным образом происходит процесс поразрядного уравновешивания на 5-м и б-м тактах. В результате в основном регистре кода 3 устанавливается кодовая комбинация 011, а в дополнительном регистре б кода — 111. Эта кодовая комбинация соответствует десятичному числу 10.

2. Пусть U =0 и на первом такте работы преобразователя действует импульсная помеха g (t) положительной полярностй с амплитудой áh.

1-й такт. Импульс по шине 30 включает старший разряд основного регистра кода. Поскольку 0 к =46, то

Окс U„+(6t) = 6h, и с прйходом им- 65 пульса по шине 31 иа выходе элемента 11 (шина 33) устанавливается сигнал "0", на выходе элемента 10 сигнал "0". Импульс по шине 32 не иэМеняет состояния старшего разряда основного регистра 3 и сигнала на выходе элемента 10.

2-й такт. Импульс по шине 30 устанавливает на шинах 34 и 35 сигналы соответственно "1" и "0" и включает старший разряд регистра б. Поскольку U<=8h, то U<> Ох--0 и с приходом импульса по шине 31 сигнал "1" устанавливается на шине 33, сигнал на выходе элемента 10 не изменяется. Импульс по шине 32 через элементы И 18, ИЛИ 23 выключает старший разряд основного регистра 3, на выходе элемента 10 устанавливает сигнал "0", так как на выходе элемента ИЛИ 8 находится сигнал "1".

3-й такт. Импульс по шине 30 не изменяет сигналы на шинах 34 и 35 и включает второй разряд основного регистра кода 3. Поскольку 0 6 и, то

U<> Нх и с приходом импульса по шине 31 сигнал на шине 33 не изменяется, на выходе элемента 10 устанавливается сигнал "1". Импульс по шине

32 через элементы И 19, или 26 выключает старший разряд дополнительного регистра б, на выходе элемента

10 устанавливает сигнал ".0".

Аналогичным образом происходит процесс поразрядного уравновешивания на 4-м, 5-м и 6-м такте. В результате в основном и дополнительном регистрах кодов 3 и 6 устанавливаются кодовые комбинации 000 и 001.

Эта кодовая комбинация соответствует десятичному числу 1.

3. Пусть U =8h и за время каждого такта д с значение 0 увеличивается на 1/Зп.

1-й такт. Импульс по шине 30 Вклю" чает старший разряд основного регистра 3. Поскольку 01 =5h с ОХ(0)

8h, то с приходом импульса йо шине 31 на выходе элемента 11 (шина

33) устанавливается сигнал "0", а на выходе элемента 10 — "1". Импульс по шине 32 не изменяет состояния старшего разряда основного регистра 3 и сигнала на выходе элемента 10.

2-й такт. Импульс по шине 30 устанавливает на шинах 34 и 35 сигналы соответственно "1" и "0" и включает старший разряд регистра б. Поскольку

О =Sh с Ох(а1) = 8 -6Q, то с приходом импульса по шине 31 сигналы на шине 33 и выходе элемента 10 не изменятся. Не изменяются состояния разрядов основного и дополнительного регистров кодов 3 и б и сигнал на вь. о- де элемента 10 с приходом импульса по шине 32.

3-и такт. Импульс по шине 30 на изменяет сигналов на шинах 34 и 35 и

974572 включает второй разряд основного регистра 3. Поскольку U,<-1o% Oq (ьЮ=8 Й, )го с приходом импульса по шине 31 на выходе элемента 11 (шина 33) устанавливается сигнал "1", сигнал на выхоце элемента 10 не изменяется, Импульс по шине 32 через элементы

И 19, ИЛИ 26 выключает старший разряд дополнительного регистра кода б, на выходе элемента 10 устанавливается сигнал "0". 10

4-,й такт. Импульс по шине 30 не изменяет сигналов на шинах 34 и 35 и включает второй разряд дополнительного регистра б. Поскольку

0, -- 8 < О (Ъа )=9, то с приходом 15 импульса по шине 31 на выходе элемента 11 (шина 33) устанавливается сигнал "0", а на выходе элемента 10 — "1". Импульс по шине 32 не изменяет состояния регистров 3 и б 20 кодов и сигнала на выходе элемента 10.

5-й такт. Импульс по шине 30 не изменяет сигналов на шинах 34 и 35 и включает младший разряд основного регистра 3. Поскольку Ок,=9% 0 (4ьб)=9 то с приходом импульса по шине 31 на выходе элемента 11 (шина 33) и на выходе элемента 10 сигналы не изменятся. Импульс по шине 32 не изменяет состояний разрядов регистров

3 и 6 кодов и сигнала на выходе элемента 10.

6-й такт. Импульс по шине 30 не изменяет сигналов на шинах 34 и 35 и включает младший разряд дополнительного регистра 6. Поскольку Ю),=106

) Оу(5ь ) =9 213h то с приходом импульса по шине 31 на выходе элемента 11 (шина 33)устанавливается сиг" нал "1", на выходе элемента 10 сиг- 4О нал не изменяется. Импульс по шине

32 через элементы И 22, ИЛИ 25 выклЮчает младший разряд основного регистра кода 3, на выходе элемента 10 устанавливает сигнал "0". 45

В результате в основном 3 и дополнительном б регистрах кода устанавливаются кодовые комбинации 110 и 011. Эта кодовая комбинация соответствует десятичному числу 9.

4. Пусть U>=4h и за время каждого такта Qt значение U > уменьшится на 1/За.

1-й такт. Импульс по шине 30 55 включает старший разряд основного регистра 3. Поскольку U<=4h ) Ux(0), то с приходом импульса по шине 31 на выходе элемечта 11 (шина 33) устанавливается сигнал "1", а на выхо- 60 де элемента 10 — сигнал "1". Импульс по шине 32 через элементы И 12, ИЛИ 13 выключает старший разряд регистра 3, сигнал на выходе элемента 10 не изменяется. 65

2-й такт. Импульс по шине 30 устанавливает на шинах 34 и 35 сигналы соответственно "0" и "1" и включает старший разряд дополнительного регистра б. Поскольку U< 4$7 (1„(д )=3 и, то с приходом импульса по шине 31 На выходе элемента 11(шина 33) устанав,ливается сигнал "1", на выходе элемента 10 сигнал не изменяется. Импульс по шине 32 выключает старший разряд дополнительного регистра б, состояние сигнала на выходе элемента 10 не изменяется.

3-й такт. Импульс по шине 30 не изменяет сигналов на шинах 34 и 35 и включает второй разряд основного регистра 3. Поскольку 0 = gH Ux(йлЮ5 Й, то с приходом импульса по шине 31 на выходе элемента 11 (шина 33) устанавливается сигнал "0", сигнал на выходе элемента 10 не изменяется. Импульс по шине 32 не изменяет состояний разр-.дов основного и дополнительных регистров 3, б кодов и сигнала по выходе 10.

4-.й такт. Импульс по шинах 30, 34 и 35 включает второй разряд дополнительного регистра 6. Поскольку

U =4h) U>(3 t) =3h, то с приходом импульса по шине 31 на выходе элемента 11 (шина 33) устанавливается сигнал "1", на выходе элемента 10 сигнал не изменяется. Импульс по шине 32 через элементы И 20, ИЛИ 24 выключает второй разряд основного регистра 3 и на выходе элемента 10 устанавливает сигнал "1".

5-й такт. Импульс по шине 30 не изменяет сигналов на шинах 34 и 35 и включает младший разряд основного регистра 3. Поскольку () = U x(4 )=2 4 то с приходом импульса по шине 31 на выходе элемента 11 (шина 33) устанавливается сигнал "1" и на выходе элемента 10 устанавливается сигнал

"1". Импульс по шине 32 через элементы И 21, ИЛИ 27 выключает второй разряд дополнительного регистра 6, на выходе элемента 10 устанавливается сигнал "0".

6-й такт. Импульс по шине 30 не изменяет сигналов на шинах 34 и 35, и включает младший разряд дополнительного регистра б. Поскольку () -Щ т» UX(6@g)-g,, то с приходом импульса по шине 31 на выходе элемента 11 (шина 33) устанавливается сигнал "0", а на выходе элемента

10 †. "1". Импульс по шине 32 не изменяет состояний (разрядов основного и дополнительного регистров 3, 6, и сигнала на выходе элемента 10.

В результате в основном и дополнительном регистрах 3 и 6 установятся кодовые комбинации 001 и 001.Эта кодовая комбинация соответствует числу 2.

Таким образом, аналого-цифровой преобразователь обладает повышенной

974572

10 помехоустойчивостью к воздействию как импульсных помех, так и сбоям дискретных элементов; повышенной способностью к коррекции динамических погрешностей, вызванных изменением сигнала за время преобразования 5 как в сторону уменьшения, так и увеличения.

Формула изобретения

Аналого-цифровой преобразователь поразрядного уравновешивания, содержащий генератор импульсов, вход котоIporo соединен с шиной "Запуск", пер- 15 вый выход соединен со входом распреI делителя импульсов, нечетные выходы которого подключены к соответствующим входам установки в единицу разрядов основного регистра кода, выходы которого соединены со входами основного преобразователя. кода в напряжение, а выходы дополнительного регистра кода — со входами дополнительного преобразователя кода в напряжение, первый вход элемента сравнения соединен с шиной входного сигнала, отличающийся тем, что, с целью повышения помехоустойчивости и точности преобразования, в него введены элементы И текущего такта и последующего такта, элементы ИЛИ,основного регистра кода, элементы ИЛИ дополнительного регистра кода, элемент ИЛИ, элемент памяти гашения разряда предыдущего такта и сумматор, первый и второй входы которого соответственно соединены с выходами основного и дополнительного преобразователей кода в напряжение, а выход соединен со 40 вторым входом элемента сравнения, вретий вход которого подключен к выходной шине стробирующих импульсов генератора импульсов и к первому входу элемента памяти гашения раз- 45 ряда предыдущего такта, второй вход которого соединен с выходной шиной импульсов разрешения гашения генератора импульсов и с первыми входами элементов И текущего и последующего тактов, вторые входы которых соединены с выходом элемента сравнения и с первым входом элемента памяти состояния разряда предыдущего такта, второй вход которого соединен с выходной шиной тактовых импульсов генератора импульсов, третий вход - с выходом элемента памяти гашения разряда предыдущего такта, прямой выход которого подключен к третьим входам элементов И предыдущего такта, а инверсный — к третьим входам элементов И текущего такта, кроме первого, при этом выходы распределителя импульсов подключены соответственно к четвертым входам элементов И текущего такта и,кроме первого, к четвертым входам элементов И предыдущего такта, а четные выходы распределителя импульсов соответственно подключены к входам установки в единицу разрядов дополнительного регистра кода, входы установки в нуль разрядов основного и дополнительного регистров кодов соединены соответственно с выходами элементов ИЛИ основного и дополнительного регистров кода, первые входы которых соединены с шиной "Запуск", вторые соответственно соединены с выходами элементов И текущего такта, а третьи, кроме последнего элемента ИЛИ дополнительного регистра кода, соотв е тственно соединены с выходами элементов И последующего такта и с входами элемента ИЛИ, выход которого .соединен с третьим входом элемента памяти гашения разряда предыдущего такта.

Источники информации, принятые во внимание при экспертизе

1. Гитис Э.И. Преобразователи информации для электронных цифровых вычислительных устройств. И., "Энергия", 1975, с. 299.

2. Авторское свидетельство СССР

Р 748863, кл. Н 03 К 13/17, 10.05.76.

974572

Составитель Л. Беляева

Техред М. Гергель Корректор Н.Король

Редактор A.Äîëèíè÷

Тираж 959 Подписное

ННИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Закаэ 8734/77

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4