Аналого-цифровой преобразователь

Аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик р1) 974575 (61) Дополнительное к авт. свид-ву (22) Заявлено 04.05.81 (21) 3265132/18-21 с присоединением заявки М— (23) Приоритет—

Опубликовано 151182 Бюллетень Мо 42

Дата опубликования описания 15.11.82 51УМ К з

Н 03 К 13/20

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 681. 325 (088. 8) (72) Авто иэобре

Особое конструкторское бюро Научного центра "Каспий"

АН Азербайджанской CCP (71) Заявитель (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЭОВАТЕЛЬ

Изобретение относится к измерительной технике и может быть применено в информационно-измерительных устройствах.

Известно устройство преобразования аналог-код, работающее по методу последовательных приближений, содержащее буферный усилитель с последовательно соединенным компаратором, другой вход компаратора соединен с преобразователем код-аналог, выход компаратора соединен с логическим устройством-регистром f1).

Этому устройству свойственная невысокая точность преобразования вследствие наличия у компаратора порога срабатывания, что также ограничивает разрядность аналого-цифрового преобразователя.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее последовательно соединенные буферный усилитель с компаратором, аналоговый сигнал поступает через буферный усилитель на один из входов компаратора, к другому входу компаратора подключен выход преобразователя код-аналог, входы которого подключены к логическому устройству-синхронному счетчику .с дешифратором, выход компаратора подключен к счетчику. С выходов дешифратора снимают разрядный код (2) .

Недостатком устройства является невысокая точность преобразования.

Цель изобретения — повышение точности устройства.

Поставленная цель достигается тем, что в устройство, содержащее буферный усилитель, вход которого соединен с шиной входного сигнала, а выход— с инвертирующим входом компаратора, выход которого соединен со входом логического устройства, входы которого соединены со входами преобразователя код-аналог, дополнительно введены ограничитель, сумматор и инвертор,вход которого подключен к шине входного сигнала, а выход — к первому входу сумматора, второй вход которого подключен к выходу преобразователя коданалог, при этом выход сумматора через ограничитель соединен с неинвертирующим входом компаратора.

На фиг. 1 представлена блок-схема устройства;- на фиг. 2 — временная диаграмма работы устройства, где ф, —

30 момент срабатывания компаратора, 974575 () (+) — преобразуемый сигнал

u iq О„ ) — U, <>)

U g (t) — ступенчато-пилообраэ ный сигнал с выхода преобразователя коданалог; на фиг. 3 — графическая интерпретация повышения точности, где интервал времени, в течение которого компаратор находится в неопр еделе н ном состоя ни и Д„. Д

Устройство содержит инвертор 1, буферный усилитель 2, на вход которого поступает преобразуемый аналоговый сигнал () (Ц . Выход буферного усилителя соединен с инвертирующим входом компаратора 3. Неинвертирующий вход компаратора соединяется через ограничитель 4 с выходом сумма тора 5. На один вход сумматора подается инвертированный аналоговый сигнал Uc (+) . Другой вход сумматора соединен с преобразователем коданалог б. Входы преобразователя коданалог подключены к выходу логического устройства 7. Выход компаратора подключается ко входу логического устройства.

Устройство работает следующим образом.

Аналоговый сигнал Uc(t) поступает через буферный усилитель 2 на инвертирующий вход компаратора 3 и одновременно через инвертор 1 на вход сумматора 5. На другой вход сумматора поступает ступенчато-пилообраз- 35 ный сигнал с выхода преобразователя код-аналог 6.

В сумматоре 5 происходит сложение ступенчато-пилообразного сигнала с инвертированным аналоговым сигналом

Uc(t) инв. Результирующий сигнал через ограничитель 4 подается на второй вход компаратора. Как только напряжения () (+) и 0 (+) сравняются, компаратор вырабатывает управляющий сигнал сброса для счетчика логического устройства 7. Счетчик останавливается. На выходах логического устройства 7 появляется результирующий М -разрядный код. Точность преобразования увеличивается за счет того, что компаратор сравнивает () () не с опорным напряжением, а с суммарным напряжением () () . Благодаря этому уменьшается интервал времени с3 в течение которого компаратор находится в неопределенном состоянии. Это пояснено графически на фиг. 2 и 3 — d )dg, Изобретение может быть рекомендовано для использования в информационно-измерительных устройствах, измерительных комплексах, устройствах обработки информации.

Формула изобретения

Аналого-цифровой преобразователь, содержащий буферный усилитель, вход которого соединен с шиной входного сигнала, а выход — с инвертирующим входом компаратора, выход которого соединен со входом логического устройства, выходы которого соединены со входами преобразователя код-аналог, отличающийся тем, что, с целью повышения точности, в него введены ограничитель, сумматор и инвертор, вход которого подключен к шине входного сигнала, а выход к первому входу сумматора, второй вход которого подключен к выходу преобразователя код-аналог, при этом выход сумматора через ограничитель соединен с неинвертирующим входом компаратора.

Источники информации, принятые во внимание при экспертизе

1. Шило В.Л °, Линейные интегральные схемы, 1979, с. 339,рис.8:23а.

2. Там же, с. 337, рис.8.21.

Составитель Н . Козлов

Редактор A. Долинич Техред A.Áàáèíåö КорректорН. Король

Заказ 8734/77 Тираж 959 Поднисное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5, Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4,