Устройство для сравнения чисел

Устройство для сравнения чисел

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ, СВИДЕТЕЛЬСТВУ

«>978143

Союз Советскик

Социалистических

Республик ф « " г .г

° г

".У (61) Дополнительное к авт. сеид-ву (22) Заявлено 25.02.81 (21) 3250570/18-24

)$)j+ Ктт 3 с присоединением заявки М (23) Приоритет

G 06 F 7/04

Государственный комитет

СССР по делам изобретений и открытий

tS3) УДК 681. 325. . 5 (088. 8) Опубликовано Зц11,82. бюллетень М 44

Дата опубликования описания 30.11.82 (72) Автор изобретения

В.С. Любинский (71) Заявитель.(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧИСЕЛ

Изобретение относится к автомати ке и вычислительной технике и может быть использовано в цифровых системах контроля и управления технологическими процессами, в системах контроля качества изделий, в сетях ЭВМ.

Известно устройство для сравнения двоичных чисел с допусками, содержащее двоичный счетчик, блок памяти, блок сравнения, элементы. И, инвертор, формирователь импульсов, триггеры.

Сравнение текущего значения двоичйого числа с нижним и верхним допусками и выдача сигналов "Меньше", "Норма", "Больше" осуществляется с помощью блока сравнения, на который последовательно подаются значения нижней и верхней границ допуска, а также текущие значения контролируемой величины (11.

Недостатком этого устройства является его низкое быстродействие и сложность.

Наиболее близким техническим решением к предлагаемому является устройство для сравнения двоичных чисел, содержащее сумматор, группу элементов

И, элементы задержки, триггер, регистр, информационные входы которого соединены с выходами первой группы элементов И, первые входы которых соединены с первой информационной шиной устройства, а их другие входы с первой шиной управления устройством и с первыми входами первого элемента ИЛИ, вторые входы которого соединены с второй шиной управления, а его выход — с инверсным входом триггера, инверсный выход которого соединен с первым входом первого элемента И, второй вход которого соединен с третьей шиной управления, а его выход — с входом первого элемента задержки, выход которого соединен с первыми входами второй группы элементов И, вторые входы которых соединены с первыми выходами регистра, а их выходы с первыми информационными входами сумматора, инверсный и прямой выходы знакового триггера сумматора соединены с первыми входами второго и третьего элементов И соответственно, вторые входы которых соединены с выходом второго элемента задержки, вход которого соединен с выходом первого элемента задержки, инверсные выходы триггеров сумматора соединены с входами элемента ИЛИ-НЕ (2 3.

Недостатком этого устройства являются ограниченные функциональные воз978143 можности, так как оно позволяет срав- нивать двоичные числа только с нижним и верхним допусками, что сужает области его применения.

Цель изобретения - расширение функциональных возможностей устройст- 5 ва за счет обеспечения сравнения чисел с полем переменных допусков.

Поставленная цель достигается тем, что устройство, сэдержащее регистр, сумматорр триггер, элементы задержки,Я элементы И, ИЛИ, ЙЛИ-НЕ, группы элементов И, причем информационные. входы устройства соединены с входами первой группы входов элементов И первой группы, выходы которых подключены к информационным входам регистра, выходы которого соединены с входами первой группы входов элементов И второй группы„ выходы которых подключены к входам первой груп- о пы сумматора, инверсные выходца которого соединены с входами элемента

ИЛИ-HE выход которого подключен к входам первой группы входов элементов И третьей группы и к первому входу первого элемента ИЛИ, выход которого соединен с входом установки в нулевое состояние сумматора, первый вход управления устройства подключен к входам второй группы входов элементов И первой группы и к первому входу второго элемента ИЛИ, выход которого соединен с входом установки в нулевое состояние триггера, инверсный выход. которого подключен к первому входу первого элемента И, выход которого через первый элемент задержки соединен с входами второй группы входов элементов И второй группы и с входом второго эле мента задержки, выход которого под- 40 ключен к первым входам второго, третьего и четвертого элементов И, второй вход управления устройства. соединен с вторым входом первого элемента И, инверсный и прямой выходы 45 знакового разряда сумматора подключены к вторым входам второго и третьего элементов И соответственно, выход второго элемента И соединен с входами первОй группы входов элементов И четвертой группы, с вторым входом первого элемента ИЛИ и с первым входом третьего элемента ИЛИ, выход которого подключен к входу установки в единичное состояние триггеРа, введены группа регистров, кольцевой сдвигающий регистр, группа элементов

ИЛИ, и групп коммутирующих элементов

И, выход третьего элемента И через третий элемент задержки соединен с первым входом четвертого элемента ИЛИ О и с входом управления кольцевого сдвигающего регистра, каждый i ûé выход которого подключен к вторым входам i-ых элементов И третьей и четвертой групп, где t 1,2,...,h, 65 и с входами первой группы входов коммутирующих элементов И i-ой группы, выходы которых подключены к соответствующим входам элементов ИЛИ группы, выходы которых соединены с входами второй группы сумматора, выход четвертого элемента И подключен к третьему входу первого элемента

ИЛИ, выход которого соединен с входом начальной установки кольцевого сдвигающего регистра и с вторым входом четвертого элемента ИЛИ, выход которого подключен к входу установки в нулевое состояние сумматора, выход элемента ИЛИ-НЕ соединен с вторым входом третьего элемента ИЛИ, вход начальной установки устройства подключен к четвертому входу первого элемента ИЛИ, к второму входу второго элемента ЙЛИ и к входам установки

s нулевое состояние регистров группы, выходы каждого i-го регистра группы соединены с входами второй группы входов коммутирующих элЕментов И

1-ой группы, входы задания порогов

1-ой группы подключены к входам

i-ro регистра группы, выход первого элемента И соединен с входами третьей группы входов коммутирующих элементов И всех групп.

На чертеже приведена блок-схема устройства.

Устройство содержит регистр 1,сумматор 2, группы элементов И 3 и 4, п групп коммутирующих элементов И

5„,5, °,5„,группу элементов И б, элементы И 7-9, элемент ИЛИ-HE 10, .группу элементов ИЛИ 11, элементы .ИЛИ 12-15, триггер 16, элементы 17-19 задержки, кольцевой регистр 20.сдвига, группу регистров 21, группу входов задания порогов 22, информационные входы 23, входы 24 и 25 управления, вход начальной установки 26, выходы 27 устройства, группу элементов

И 28, элемент И 29.

Устройство работает следующим образом.

В исходное состояние .устройство приводится установочным импульсом, который, поступая на вход управления начальной установки 26, очищает группу регистров 21 и триггер 16, регистр

1, сумматор 2 и устанавливает кольцевой регистр 20 в исходное состояние, при котором все разряды находятся в состоянии "0", кроме первого младшего разряда (на схеме верхний разряд) в состояние "1".

Далее происхоцит запись значений допусков Х„, Х,...,Х „в группу регистров 21, причем Х „< Х < <..., Х „, запись очередного сравниваемого числа Х в регистр 1, сравнение числа

Х:с допусками Х1, Х<- Х„.

Каждое число сравнивается с величинами Х, Х,...,Х„, за один цикл

978143

30 сравнения, который состоит из п тактов.

Значения допусков Х, Х,...,Хп поступают по информационной шине 22 и записываются в группу регистров 21.

При подаче управляющего импульса на 5 вход управления устройства 25 очередное число Х записывается в регистр 1.

Сравнение числа Х с полем допусков

Х1, Х р... Х и и Выдача на Выходы

27 устройства одного из сигналов осу- 0 ществляется за и тактов, В каждом цикле сравнения очередного числа Х с полем допусков Х„, Х,...,Х„ на вход 24 управления устройства подается п тактовых импульсов. При этом от- (5 ! крывается первая группа коммутирующих элементов И 5, так как на эту группу с триггера младшего разряда сдвигающего регистра 20 поступает высокий потенциал. Значение первого допуска

X„ перезаписывается из первого регйстра 21 группы в сумматор 2. Элементы И 3 открываются и число Х в обратном коде перезаписывается в сумматор 2, В сумматоре 2 в обратном коде образуется разность чисел (Х -Х). В зависимости от соотношения величин Х „, Х сумматор 2 может находиться в одном из трех возможных состояний: отрицательный результат, когда Х „ сХ ; отрицательный ноль, когда Х „ = Х ; положительный результат, когда Х ) X.

Состояние сумматора анализируется элементами И 8 и 9 и ИЛИ-НЕ 10.

Если Х < Х„, то в этом случае в сумматоре 2 будет положительный результат, открывается элемент И 8 и тактовый импульс .поступает- на элементы И группы элементов И б, однако из этих элементов открывается лишь 40 первый элемент группы элементов И б, так как на этот элемент поступает разразрешающий потенциал с триггера младшего разряда сдвигающего регистра 20. В результате на выходе устрой- 45 ства будет получен сигнал а „ (х с X„).

Импульс с выхода элемента И 8 поступает,на единичный вход триггера

16, триггер устанавливается в состоя- 5О ние "1", при этом элемент И 7 закрывается и дальнейшее поступление тактовых импульсов в устройство прекращается до начала нового цикла сравнения. Кроме того, с выхода элемента

И 8 импульс очищает. сумматор 2, регистр 1 и устанавливает регистр 20 в исходное состояние.

Если Х = Х„, то в сумматоре 2 будет "отрицательный ноль" (когда все триггеры сумматора находятся в единичном состоянии). Такое состояние сумматора обнаруживается элементом

ИЛИ-НЕ 10, входы которого подключены к инверсным выходам триггеров сумматора. При наличии в сумматоре 2 "отрицательного нуля" на выходе элемента ИЛИ-НЕ 10 появляется сигнал, который подается на элементы И в группе

28. Однако при подаче тактового импульса открыт будет лишь первый элемент И в группе 23, что обеспечивается разрешающим потенциалом, поступающим с младшего разряда сдвигающего регистра 20. В результате на выходе устройства гоявляется сигнал а (X = X„). Кроме этого, сигнал с выхода элемента ЙЛИ-НЕ 10 поступает на единичный вход триггера 16, который устанавливается в состояние "1", при этом элемент И 7 закрывается и дальнейшее. поступление тактовых импульсов в устройство прекращается до начала нового цикла сравнения.

С выхода элемента ИЛИ-НЕ 10 импульс также очищает сумматор 2 и устанавливает регистр 20 в исходное состояние. Если Х ) Х1, то в таком случае в сумматоре 2 будет отрицательный результат, при поступлении тактового импульса открывается элемент И

9, импульс с выхода И 9 сдвигает на один разряд "единицу" в кольцевом сдвигающнм регистре 20, очищает сум-, матор 2.

В результате устройство будет подготовлено к второму такту.

При подаче второго тактового импульса осуществляется сравнение чисел X, X . При этом работа устройства аналогична работе при поступлении первого тактового импульса.

Процесс сравнения числа X с допусками Х„, Х2. ..Хп продолжается до и-го такта.

Если Х Х„, то в этом случае в и-ом такте элемент И 29 будет открыт, так как на его трех входах будут сигналы, поступающие с регистра 20, с в: выхода элемента И 9 (в сумматоре 2 будет отрицательный результат, поэтому элемент И 9 открыт) и с выхода элемента 18 задержки. На выходе элемента И 29 появится сигнал, который устанавливает сумматор 2,. регистры

1 и 20 в исходное состояние, подготав ливая устройство к следующему циклу сравнения очередного числа с величинами поля допусков.

Изобретение позволяет расширить функциональные воэможности предлагаемого устройства, так как сравнение чисел выполняется для широкого набора значений допусков, которые могут изменяться в процессе работы устройства. Новые функциональные возможности устройства позволяют испольэовать его в автоматических линиях контроля качества продукции, для контроля технологических процессов, в системах сортировки изделий на группы по классам точности, чистоте обработки и другим признакам.

978143

Формула изобретения

Устройство для сравнения чисел, содержащее регистр, сумматор, триггер, элементы задержки, элементы Й, ИЛИ, ИЛИ-НЕ, группы элементов И, причем 5 информационные входы устройства соединены с входами первой группы входов элементов И первой группы, выходы которых подключены.к информационным входам регистра, выходы которого сое- 10 динейы с входами первой группы входов элементов И второй группы, выходы которых подключены к входам первой группы сумматора, инверсные выходы которого соединены с входами элемента ИЛИ-HF,, выход которого подключен к входам первой группы входов элементов И третьей группы и к первому входу первого элемента ИЛИ, выход которого соединен с входом установки в нулевое состояние сумматора, первый вход управления устройства подключен к входам второй группы входов элементов И первой группы и к первому вхо,ду второго элемента ИЛИ, выход которого соединен с входом установки в нулевое состояние триггера, инверсный выход которого подключен к первому входу первого элемента И, выход которого через первый элемент за- !.э0 держки соединен с входами второй группы входов элементов. И второй груп1 пы.и с входом второго элемента за>цер>кки, выход которого подключен к первым входам второго,. третьего и етвертого элементов И, второй вход управления устройства соединен с вторым входом первого элемента И, инверсный и прямой выходы знакового разряда сумматора подключен. i к вторым входа 1 второго и третьего элементов И соответственно, выход второго элемента И соединен с входами первой группы входов элементов И четвертой группы, с вторым входом первого элемента

ИЛЙ и с первым входом третьего элемента ИЛИ, выход которого подключен к входу установки в единичное состояние триггера, отличающее с я тем, что, с целью расширения

S0 функциональных воэможностей устройства за счет обеспечения сравнения чисел с полем переменных допусков, в него введены группа регистров, кольцевой сдвигающий регистр, группа элементов ИЛИ, и групп коммутирующих элементов И, выход третьего элемента

И через третий элемент задержки соединен с первым входом четвертого элемента ИЛИ и с входом управления кольцевого сдвигающего регистра, каждый

i-ый выход которого подключен к вторым входам i-x элементов И третьей и четвертой групп, где i = 1,2,...n, и с входами первой группы входов коммутирующих элементов И i-й группы, выходы которых подключены к соответствующим входам элементов ИЛИ группы, выходы которых соединены с входами второй группы сумматора, выход четвертого элемента И подключен к третьему входу первого элемента ИЛИ, выход которого соединен с входом начальной установки кольцевого сдвигающего регистра и с вторым входом четвертого элемента ИЛИ, выход которого подключен к входу установки в нулевое состояние сумматора, выход элемента ИЛИНЕ соединен с вторым входом третьего элемента ИЛИ, вход начальной установки устройства подключен к четвертому входу первого элемента ИЛИ, к второму входу второго элемента ЙЛИ и к входам установки в нулевое состояние регистров группы, выходы каждого

i-ro регистра группы соединены с входами второй группы входов коммутирующих элементов И i é группы, входы задания порогов 1-й =руппы подключены к входам i-го регистра группы, выход первого элемента И соединен с входами третьей группы входов коммутирующих элементов И всех групп., Источники информации, принятые вс. внимание при экспертизе

1. Авторское свидетельство СССР

Р 538358, кл. 5 Об F 7/04, 1975.

2. Авторское свидетельство СССР по заявке 9 2801894/18-24, кл. G 06 F 7/04, 1980 (прототип).

978143

Составитель В. Белкин

Редактор Ю.Середа Техред Е.Харитончик Корректор Л.Бокшан

Заказ 9219/64 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4