Устройство для вычисления суммы произведений

Устройство для вычисления суммы произведений

Иллюстрации

Показать все

Реферат

 

Оп ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик ро978144 (61) Дополнительное к авт. свид-ву (22) Заявлено 050681 (21) 3296915/18-24

f$)j К 3 с присоединением заявки Йо (23) Приоритет

G F 7/49

Государственный комитет

СССР ио делам изобретений и открытий

Опубликовано 3011.82. Бюллетень Мо 44

Дата опубликования описания 30.1182

)53) УДК 681. 325 (088. 8) (72) Автор: изобретения

В.A. Телековец

Таганрогский радиотехнический институт им. (7f) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СУММЫ ПРОИЗВЕДЕНИЙ

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении специализированных вычислительных устройств.

Известно устройство для вычисле.ния суммы произведений, содержащее регистры множимого и множителя,сумматор и матрицу модулей, выход которой соединен с входом сумматора, а входы подключены к выходам регистров Г1 3.

Недостатком этого ус ройства является большое количество оборудования и, кроме того, данное устройство предназначено для вычисления суммы произведений только положительных чисел.

Известно устройство для вычисления суммы произведений, содержащее четыре сумматора, регистры суммы и разности, блоки вычисления произведений, блоки формирования и хранения признаков,два многовходовых сумматора, регистры задержки. Это устройство работает в избыточной двоичной системе счисления и выдает результаты вычисления последовательным кодом, I начиная с старшего разряда, непоседственно в процессе вычисления, что обеспечивает его высокое быстродействие (2).

Однако техническая реализация устройства требует больших аппаратурных затрат.

Наиболее близким к предлагаемому является устройство для вычисления суммы произведений, содержащее первый и второй сумматоры, входы которых являются входами соответственно первого и второго множимых устройства, а выходы подключены к входам соответственно регистра суммы и регистра разности, первый и второй регистры множителей, входы которых являются входами соответственно первого и второго множителей устройства, а выходы подключены к управляющим входам блока коммутаторов, информационные входы которого подключены к выходам регистров суммы и разности, а выходы— к первой группе входов многовходового сумматора, второй вход которого подключен к старшему разряду регистра хранения результата, а выход — к входу младшего разряда регистра хранения результата. Это устройство работает в избыточной двоичной системе счисления и выдает результаты вычис978144 ления последовательным кодом, начиная со старшего разряда f3 J.

Недостатком данного устройства является большое количество оборудования и недостаточное быстродействие.

Цель изобретения - упрощение устройства и повыаение его быстродействия.

Указанная цель достигается тем, что устройство для вычисления суммы произведений, содержащее первый и .второй сумматоры, первый и второй входы которых подключены соответственно к шинам первого и второго множимых устройства, блок коммутаторов, .первый и второй регистры множителей, входы которых подключены к шинам соответственно первого и второго

Ф

10 множителей, устройства, а выходы под35 ключены соответственно к первому и второму управляющим входам блока ®0 коммутаторов, два регистра сдвига и многовходовой сумматор, первый и второй входы которого соответственно соединены с выходами старшего разряда первого и второго регистров сдвига, входн младшего разряда которых подключены к выходам многовходового сумматора, содержит два регистра хранения частичного результата и два к-разрядных (к-разрядность мно- жителей) комбинационных сумматора, причем выходы первого и второго сумматоров подключены к первому и второму информационным входам блока коммутаторов соответственно, первый и второй выходы блока коммутаторов подключены к первым входам к разрядов соответственно первого и второго комбинационных сумматоров, выходы суммы которых подключены к входам соответственно первого и второго ре- 40 гистров хранения частичного результата, а выходы переноса подключены к третьему и четвертому входам многовходового сумматора, соответственно пятый и шестой входы многовходового 45 сумматора подключены к выходам к-го разряда первого и второго регистров хранения частичного результата, выходы остальных разрядов которых подключены к вторым входам разрядов с второго по к-ый соответственно первого и второго комбинационных сумматоров.

На чертеже представлена структурная схема предлагаемого устройства для вычисления суммы произведений, Устройство содержит шины 1 и 2 первого и второго множителей, первый и второй регистры 3 и 4 множителей, блок 5 коммутаторов, шины б и 7 первого и второго множимых, первый и второй сумматоры 8 и 9, первый и второй к-разрядные комбинационные сумматоры 10 и 11, первый и второй регистры 12 и 13 хранения частичного результата, многовходовой сумматор 65

14, первый и второй регистры 15 и

16 сдвига .

Шины 1 и 2 первого и второго множителей устройства подключены к входам регистров 3 и 4 множителей, выходы которых подключены к управляющим входам блока 5, коммутаторов.Шины 6 и 7 .первого и второго множимых устройствч подключены к входам сумматоров 8 и 9, выходы которых соеди-, нены с информационными входами блока

5 коммутаторов. Первая и вторая группы.выходов блока 5 коммутаторов соединены с первыми входами разрядов соответственно первого и второго: к-разрядных комбинационных сумматоров 10 и 11, выходы суммы которых подключены к входам разрядов соответственно первого и второго регистров

12 и 13 хранения частичного реэульта! та, а выходы переноса подключены к третьему и четвертому- входам многовхЬдового сумматора 14, первый и второй входы которого соединены с выходами старшего разряда первого и второго регистров 15 и 16 сдвига соответственно; входы младшего разряда которых подключены к соответствующим выходам многовходового сумматора 14, пятый и шестой входы которого подключены к выходам к-го разряда первого и второго регистров 12 и 13 хранения частичного результата, выходы остальных разрядов которых подключены к вторым входам разрядов с второго по к-ый соответственно первого и второго комбинационных сумматоров 10 и

11.

Вычисление суммы произведений в каждом цикле производится по следующей формуле

Z = АС + B0i

1 где А и Б — множимые, выраженные цифрами 1,0 и 1 избыточной двоичной системы>

С и D — множители, выраженные цифрами и 1 (цифра Т означает 0 в двоичной системе).

Так как каждый разряд множителей может принимать только значения Т или

1, то текущая сумма произведений 2 может быть получена путем формирования суммы или разности множимых

S А + 8 и R А - 9

Значения множителей параллельным кодом подаются по шинам 1 и 2 первого и второго множителей устройства и заносятся в регистры 3 и 4 множителей.

Значения первого и второго множимых подаются поразрядно, начиная с старшего разряда,по шинам б и 7 первого и второго множиьнх устройства в сумматоры 8 и 9, которые работают в иэбы-! точной двоичной системе счисления.

В сумматоре 8 образуется сумма S мно978144 жимых, а в сумматоре 9 образуется раз-ность R множимых. В каждом такте работы устройства на информационные входы блока 5 коммутаторов подаются текущие значения суммы 5 и разности й; миожимых. .В-соответствии со значениями J-го

{J 1,2,...,k), разряда множителей

С . и 0,поступающих с выходов J-го разряда регистров множителей 3 и 4 ! на управляющие входы блока 5 коммутаторов, на положительный и отрицательный выходи J-го коммутатора выдается сумма 51 или разность Ri 1-го разряда множимых A и В. !

Принцип работы J-го коммутатора блока 5 поясняет таблица.

) о;

S++

Так как значения суммы и разности миожимых подаются на информационные ,входы блока 5 коммутаторов по положительным {S+è R+) и отрицательным (S и R ) шинам, то отрицательнье значения суммы и разности множимых получаем путем взаимной перестанов ки положительных и отрицательных шин на входах коммутаторов.

Полученные на выходах коммутаторов блока 5 значения Ziñooòâåòñòâóþò сумме произведений 1-го разряда множимых А и В на к разрядов множителей

С и О, т.е. Z 1 А;С + 8 О. Получениый частичный результат суммы произведений подается на первые входы разрядов, к-разрядных комбинационных сумматоров 10 и 11, на вторые входы которых подается значение частичного результата без двух старших разрядов к-го и {k+1)-го, полученное в предыдущем {I 1)-м такте с выходов (k-1) .младших разрядов регистров 12 и 13 хранения частичного результата. При этом в комбинационном сумматоре 10 суммируются только положительные значения частичного результата, а в комбинационном сумматоре 11 — только отрицательные.

Значения полученного результата с выходов сумм комбинационных сумматоров записываются в регистры 12 и

13, а значения старшего (k+1)-го разряда полученного результата с вы-. ходов. переноса этих сумматоров подаются на третий и четвертый входы многовходового сумматора 14, на пятый и шестой входы которого одновременно поступают значения к-го раз35 воде результата в каждом цикле (или. 0 после N циклов) вычисления, он может

:ды младшего разряда которых подключе65 ны к выходам многовходового сумчато10

30 ряда результата предыдущего {1-1)-го такта работы устройства с выходов к-ro разряда регистров 12 и 13 хранения частичного результата..На первую пару входов многовходового сумматора, который работает в избыточной двоичной системе счисления,с выходов старшего разряда регистров 15 и 16 сдвига подается значение i-го разряда суммы произведений, накопленноев регистрах

15 и 16 в предыдущих циклах вычисления.

Полученное в рассматриваемом цикле значение сумма произведений подается последовательным кодом, начиная со старшего разряда, с выходов многовходового сумматора 14 на входы младшего разряда регистров 15 и 16 сдвига, в которых от цикла к циклу накапливается результат вычисления.

Введение комбинационных сумматоров позволяет упростить предлагаемое устройство, так как по аппаратурным затратам они в совокуйности с многовходовым сумматором {в данном случае на шесть входов) требуют меньших аппаратурных затрат, чем многовходовой сумматор в известном устройстве на к входов, причем выигрыш в оборудовании пропорционален к, т.е. количеству разрядов множителей.

Кроме того, задержка прохождения информации в многовходовом сумматоре на к входов больше, чем в известном устройстве, т.е.имеет место увеличение быстродействия.

Результат вычисления может выводиться иэ регистров 15 и 16 в каждом цикле параллельным или последовательным кодом. При последовательном вы выдаваться с выходов многовходового сумматора 14 во время цикла вычисления.

Формула изобретения

Устройство для вычисления сумчы произведений, содержащее первый и второй сумматоры, первый и второй входы которого подключены соответственно к шинам первого и второго множимых устройства, блок коммутаторов, первый и второй регистры множителей, входы которых подключены к шинам соответственно первого и второго множителей устройства, а выходы подключены соответственно к первому и второму управляющим входам блока коммутаторов, два регистра сдвига и многовходовой сумматор, первый и второй входы которого соответственно соединены с выходами старшего разряда первого и второго регистров сдвига, вхо978144

Составитель Н.Захаревич

Редактор Ю.Середа Техред Е.Харитончик Корректор Л.Бокшан

Заказ 9219/64 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам, изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ра, отличающееся тем, что, с целью упрощения устройства и повышения его .быстродействия, оно содержит два регистра хранения частичного результата и два к-разрядных (к-разрядность множителей) комбинационных сумматора, причем выходы первого и второго сумматоров подключены к первому и второму информационным входам блока коммутаторов соответственно, первый и второй выходы бло- 10 ка коммутаторов подключены к первым входам к-разрядов соответственна первого и второго комбинационных сумматоров, выходы суммы которых подключены к входам соответственно первого и 5 второго регистров хранения частичного результата, а выходы переноса подключены к третьему и четвертому входам

1 многовходового сумматора, соответственно пятый и шестой входы многовходового сумматора подключены к выходам к-ro разряда первого и второго регистров хранения частичного результата, выходы остальных разрядов кото-рых подключены к вторым входам разрядов с второго по к-й соответственно первого и.второго комбинационных сумматоров.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 480077, кл. G 06 F 7/52, 1973.

2. Авторское свидетельство СССР

Р 750494, кл. G 06 F 7/52, 1977.

3. Авторское свидетельство СССР

Р 805304, кл. G 06 F 7/52, 1980 (прототип).