Устройство цифрового сопровождения фазы периодического сигнала

Устройство цифрового сопровождения фазы периодического сигнала

Иллюстрации

Показать все

Реферат

 

Союз Советскик

Социалистических

Ресттублик

ОП ИСАНЫЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

НОЗ Ь 7/00

)Ьаударстаааый комнтет

СССР пю делам нзаеретеннй н открмтнй (23) Приоритет

Опублнковано30.11 8р. Бюллетень № 44 (53) УДК 621 .371 5 (088.8) Дата опубликования описания 30. 11.82

С. В. Демидов, В, А. Казанский, А. Я. Мальчик, Э (72) Авторы изобретения. С. Мучник и В.... Рыдов ,", т Особое конструкторское бюро станкостроенитт=- ... „ (7) ) Заявитель (54) УСТРОЙСТВО ЦИФРОВОГО СОПРОВОЖДЕНИЯ

ФАЗЫ ПЕРИОДИЧЕСКОГО СИГНАЛА

Изобретение относится к электротех нике и может быть использовано в фазометрах, регулирующих и управляющих устройствах электрических и радиотех йических систем для получения информации о мгновенном текущем значении фазы периодического сигнала.

Известно цифровое устройство для измерения мгновенных значений фазы периодически повторяющихся процессов, основанное на заполнении счетчика импульсами образцовой частоты в течение измеряемого интервала времени, т.е. в течение периода процесса. На цифровых выходах счетчика образуются мгновенные значения кода, соответствующие фазе периодического процесса. Такое устройство содержит соединенные последовательно генератор импульсов обра цовой частоты и счетчик, а также детек тор нулей периодического сигнала, вход которого является входом устройства, а выход подключен к входу установки счетчика импульсов (11.

Это устройство формирует информацию о текущей фазе периодического процесса с высокой точностью и быстродействием, но обеспечивает точность топько при строгом взаимном соответствии

5 эталонной частоты и частоты сопровождаемого переодического сигнала. Некос татком устройства является также резкое увеличение погрешности сопровождения

I при отклонении частоты переодического процесса от основной частоты, на кото» рую настроено это устройство.

Наиболее близким к предлагаемому является устройство цифрового сопровож дения фазы периодического сигнала, со держащее последовательно соединенные генератор импульсов, измерительных счетчиков импульсов, регистр памяти, параллельный сумматор-накопитель, сумматор В импульсных последовательностей, на вто» рой вход которого подключен выход генератора импульсов, и счетчик импульсов, выходы которого являются выходами уст ройства, а также содержащее детектор

3 978363 4 сигнала, вход ко- генератор 1 импульсов, выходной счетом устройства, а вы- чик 2 импульсов, измерительный счетдам установки обе чик 3 импульсов, детектор 4 нулей пеуправления perm риодического сигнала, вход 5 устройства, выход сумматора 5 блок 6 памяти, параллельный сумматортельностей соеди- накопитель 7, дополнительный разряд 8 ования параллель- параллельного сумматора-накопителя, пителя. вход 9 дополнительного разряда, выход ечивает точное циф- 10 устройства, шина 11 переноса с вызы периодического 16 хода параллельного сумматора-накопителя и при значитель- в дополнительный разряд, оты сопровождаемо- Устройство работает следующим обра.ала от основной зом. настроено устройся На вход 5 поступает периодический ализации отклонение 5 сигнал с периодом Т. Детектор 4 нулей

50>о Г23 .при переходе сигнала через нуль от "- устройство облада- к "+ вырабатывает импульс, по которородействием из-за му содержимое измерительного счетчика ичия в тракте про- 3 импульсов записывается в блок 6 паатора импульсных 20 мяти, а затем измерительный счетчик 3, работающего в 2- импульсов, выходной счетчик 2 импупьедовательно, оно об- сов и дополнительный разряд 8 сумматочностью сопровож- тора-накопителя устанавливаются в наких частотах сопро- чальное, в данном случае нулевое полоеского сигнала. жение. Таким образом, в этот момент я является повышь» содержимое счетчиков 2 и 3 соответс и точности. вует нулевому значению фазы периодичесостигается тем, что кого сигнала, а на выходе 10 устройсто сопровождения фа- ва существует нулевое значение пифрово игнала, содержащее .30 го кода. Генератор 1 вырабатывает имвательно измеритель пульсную последовательность с частотой F, ов, блок памир, па- вырабатываемую исходя из разрядности р-накопитель, а так- измерительного счетчика 3 импульсов в, выход которого и допустимого отклонения периода T входройства, генератор ного сигнала так, чтобы при максимальном ный со счетными

35 периоде входного сигнала счетчик 3 ков и входом парал- не был переполнен. накопителя, детектор В промежутке между импульсами усо сигнала, вход кото- тановки измерительный счетчик продвим устройства, а вы- гается частотой F. За период Т входного

4О ктора соединен с пер- сигнала счетчик 3 принимает FT имодом блока памяти и пульсов. оих счетчиков, снаб- В первый регистр блока 6 памяти разрядом параллель число из счетчика 3 импульсов записыопителя, первый выход вается в обратном коде, в результате, ельного разряда яв получается разность

45 нулей периодического торого является вход ход подключен к вхо их счетчиков и входу ра памяти. При этом импульсных последова нен с входом стробир ного сумматора-нако

Устройство обесп ровоЬ обеспечение фа сигнала, в том числе ных отклонениях част

ro периодического сиги частоты, на которое во. В конкретной ре частот допустимо до

Однако описанное ет пониженным быст принципиального нал хождения сигнала сумм последовательностей тактном режиме. Сл ладает и пониженной дения фазы при высо вождаемого периодич

Е1елью изобретени ние быстродействия

Указанная цель д устройство цифровог зы периодического с соединенные последо пый счетчик импульс раллельный суммато же счетчикоимпульсо является выходом уст импульсов, соединен входами обоих счетчи лельного сумматоранулей периодическог рого является входо ход указанного дете вым управляющим вх входами установки об жено дополнительным ного сумматора-нак указанного доцолнит ляется одним из выходов устройства, а второй выход дополнительного разряда соединен с третьим входом счетчика импульсов, при этом выход параллельного сумматора-накопителя соединен с вторым управляющим входом блока памяти и первым входом дополнительного разряда, второй выход которого соединен с выходом

I детектора нулей периодического сигнала.

На чертеже представлена схема предлагаемого устройства.

Устройство цифрового сопровождения фазы периодического сигнала содержит

ad=5-ÃÒ, О) где - емкость счетчика 3.

Одновременно по импульсу детектора

4 нулей в другой регистр блока 6 памя- ти записывается число 2 55 (удвоенное значение разности). Это удвоение может быть сделано, например, путем сдвига входов второго регистра памяти на один разряд при подключении их к входу блока 6 памяти. Учитывая функциональную простоту операции удвоения значения двоичного числа и разнообразия возмож-, 9783 ных технических реализаций (например, сдвиг по входу, сдвиг в регистре, сдвиг по выходу, коммутация и т.д.), эта операция в функциональную схему не введена.

Таким образом, после прихода импульn=et(" ), 20

K. =TITS--йВ

Таким образом, на шине 11 переноса из параллельного сумматора-накопителя

7 сигнала переноса за период T образуеч ся b Áðàç.

Как показано выше, при подаче единицы на вход 9 дополнительного разряда

8 сумматора-накопителя 7 этот разряд работает в режиме счетчика (при отсуч ствии сигнала переноса). Допог нительный разряд 8 и счетчик 2 вместе образуют композиционный счетчик, первым разрядом которого является дополнительный разряд 8, а вторым — первый разряд счет чика 2 импульсоз и т.д. Работая в ремаь ме счетчика, за период Т этот композиционный счетчик принимает (5 — Ь6) импульсов и на его параллельном выходе

10 образуется цифровая последовательность. При появлении сигнала переноса на шине 11 эта система перестает работать как счетчик. В момент появления стробимпульса из генератора 1 импульсов вследствие наличия сигнала переноса в дополнительный разряд 8, т.е. в младший разряд композиционного счетчика, добавляется единица. Счетчик делает скачок на дополнительную единицу, тем самым компенсируя накопленную ошиб-. ку сопровождения, т.е. синхронизируя значения цифровых сигналов выходной цифровой последовательности со значениями фазы сопровождаемого периодического сигнала. Количество скачков равно

45 са с детектора 4 нулей в блоке памяти находится два числа йьЬи 2aG °

Импульсы частоты f c выхода генератора 1 поступают на счетный вход счетчика 2 импульсов и стробирующий вход параллельного сумматора-накопителя 7. Одновременно на параллельный вход сумматора-накопителя 7, емкость которого равна емкости счетчика 3 импульсов, из блока 6 памяти подается двоичное число, равное рассогласованию.

Следовательно, каждым импульсом чаототы Р величина накопленной суммы в параллельном сумматоре-накопителе 7 увеличивается на ЬЯ. В то же время на вход 9 дополнительного разряда 8 сумматора-накопителя постоянно подается единица. При непрерывном стробировании параллельного сумматора-накопителя 7 дополнительный разряд 8 работает в режиме двоичного счетчика. Импульсы пьреноса из дополнительного разряда 8 поступают на второй вход (вход перенс са) счетчика 2 импульсов, обеспечивая функционирование первого (младшего) разряда счетчика 2 импульсов в режиме второго разряда композиционного счеч чика. Одновременно при непрерывном стробировании параллельного сумматоракакопителя 7 накопленная в нем сумма увеличивается. Наступает момент, когда иа шине 11 переноса в дополнительный разряд 8 появляется сигнал.

Шина 11 подсоединена также к втс> рому (адресному) входу блока 6 памяти. По сигналу переноса на выходах блока 6 образуется число 2 /, которое очередным строб-импульсом суммируется с содержимым сумматора-накопителя 7.

При этом содержимое разрядов (кроме дополнительного разряда) сумматора-накопителя 7 переходит через нулевое значение, сигнал переноса по шине 11 исчезает, и цикл заполнения параллельного сумматора-накопителя 7 возобновляется.

Таким образом, при каждом переполнении сумматора»накопителя 7 в него дополнительно вводится число Ь5, которое является начальным при последующем цикле его заполнения. При наличии

55 остатка в момент переполнения исходной величиной является сумма остатка и d5. (В дальнейшем для упрощения понимания работы схемы описание дается без учета

30 0

63 6 остатка). Количество импульсов, строби рующих параллельный сумматор-накопи» тель 7 в очередном цикле наполнения, равно гдеpvlt - целая часть выражения, ст ящего в скобках; - емкость параллельного сумматора. накопителя 7, без учета дополнительного разряда, после введения дополнительного (начального) числа Ag.

Период заполнеия этих разрядов сум матора-накопителя 7 равен с учетом (1) Т„= т . (а)

При этом общее количество циклов переполнения разрядов параллельного сум матора-накопителя 7 (без дополнительного разряда 8) за период входного сит нала 7 составляет

Источники информации, принятые во внимание при экспертизе

1. цифровые электроизмерительные

1 приборы. Под ред. Шляндина. М. Энергия, 1972, с. 92-151.

2. Авторское свидетельство СССР по заявке ¹ 2794547/09, кл. H03 Ь 7/00, 1979.

7 9783 числу сигналов переноса в дополнительный разряд из параллельного сумматоранакопителя 7, так как равно b 6 .

Следовательно, число на выходе 10 устройства не зависит от величины периода входчого сигнала и частоты заполнения

F при установившейся частоте входного сигнала.

Темп поступления корректирующего сигйала из параллельного сумматора-на« 1О . копителя 7(в дополнительный разряд 8 обеспечивает точность цифрового сапровождения фазы не хуже +1 дискреты.

"Таким образом, на выходе 10 устройства формируется цифровая развертка, синх IS ронизированная и совмещенная с началом и концом периода входного сигнала. Мгновенное значение этой развертки соответствует текущему значению фазы входного сигнала с погрешностью, не превышающей gp единицы младшего разряда устройства.

Предлагаемое устройство работает . в однотактном режиме и позволяет по сравнению с прототипом использовать в два раза более высокую частоту строЪ бирования F что либо повышает в два раза точность соровождения, либо расши° ряет вдвое диапазон частот сопровождае мых сигналов.

В рассмотренном примере реализации устройства детектор 4 нулей идентифици-. рует за период входного сигнала ч3элько одйо известное значение фазы - переход ,от "-" к ф- . В этот момент значение фазы входного сигнала равно нулю.,Для

3S некоторых периодических сигналов имеется возможность в течение периода идентифицировать несколько моментов, когда фаза входного сигнала точно известна.

Например, для синусоидального периодиl0 ческого сигнала детектор нулей может легко идентифицировать переход сигнала как от "-" к "+", так и от +" к "-, когда значение фазы входного сигнала равно 1800. В случае идентификации . нескольких известных точек фаз входно4S го сигнала точность цифрового сопровож.дения предлагаемым устройством повышае .

f ся, так как текущие погрешности интерполяции (внутри идентифицируемого перис опя} и дискретизации уменьшаются. Но для того, чтобы реализовать эту возможность даже для двух известных точек (от "- к + и от + к "-") в предлагаемое устройство необходимо ввести дополнительМ ную аппаратуру, т.е. увеличить в 2 раза объем блока памяти, предусмотреть возможность различной установки начального значения (О и 180 и т.д.).

Устройство может быть реализовано на одной БИС.

На предложенных принципах можно строить обладающие повышенной точностью и быстродействием цифровые узлы электронных и радиотехнических систем, синхронизатора, устройства фазовой обработки различных периодических сигналов.

Формула изобретения

Устройство цифрового сопровождения фазы периодического сигнала, содержащее соединенные последовательно измерительный счетчик импульсов, блок памяти, параллельный сумматор-накопитель, а также счетчик импульсов, выход которого является выходом устройства, генератор импульсов, соединенный со счетными входами обоих счетчиков и входом параллельного сумматора-накопителя, детектор нулей периодического сигнала, вход кото рого является входом устройства, а выход указанного детектора соединен с первым управляющим входом блока памяти и входами установки обоих счетчиков, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и точности, оно снабжено дополнительным разрядом параллельного сумматора-накопителя, первый выход указанного дополнительного разряда является одним из выходов устройства, а второй выход дополнительного разряда соединен с третьим входом счетчика импульсов, при этом выход параллельного сумматора-накопителя соединен с вторым управляющим входом блока памяти и первым входом дополнительного разряда, второй вход которого соединен с выходом детектора нулей периодического сигнала.

978363

Составитель В. Афанасьев

Редактор И. Михеева Техред Т.Фанта Корректор О. Билак

Заказ 9241/75 Тираж 959 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, г. Ужгород, уи. Проектная, 4