Устройство для измерения амплитуды сигналов

Устройство для измерения амплитуды сигналов

Иллюстрации

Показать все

Реферат

 

Н.А. Кухаренко, Б.Н. Лисенков и А .И. Непомнящих

j ,(..1 (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ АМПЛИТУДЫ

СИГНАЛОВ

Изобретение относится к импульс ой технике и может быть использовано в цифровых измерителях амплитудных параметров сигналов.

Известно устройство для измерения амплитуды сигналов, содержащее последовательно соединенные первый компаратор, блок логических элементов и интегратор, выполненный в виде счетчика и цифро-аналогового преобразователя, выход которого по цепи обратной связи соединен с вторым входом компаратора, второй компаратор, вход которого через делитель напряжения подключен к входу устройства, а выход через блок логических элементов управляет работой старшей декады счетчика. El l.

Недостатком известного устройства является низкая помехозащищенность вследствие того, что оно имеет низкую точность измерения при наличии помех, накладывающихся на амплиту2 ву исследуемого сигнала. Помеха вос" принимается как значительное увеличение амплитуды исследуемого сигна" ла и устройство производит отслеживание ее амплитуды с большой величи" ной дискрета изменения постоянного напряжения на выходе интегратора, вследствие чего возникает большая ошибка измерения.

Кроме того, известное устройство не обеспечивает отслеживания амплитуды исследуемого сигнала при ее уменьшении. 8 этом случае выходное напряжение интегратора необходимо сбросить до нуля, а затем провести новый цикл измерения. Этот недостаток делает невозможным использование известного устройства в составе автоматизированных контрольно- измерительных систем,где требуется непрерывная информация об изменяющейся амплитуде исследуемого сигнала.

3 980272

Наиболее близким техническим ре " шением к предлагаемому является устройство для измерения амплитуды сигналов, содержащее компаратор, первый вход которого соединен с шиной входных сигналов, а второй вход - с выходом интегратора, суммирующий и вычитающий входы которого подсоединены соответственно к первому и вто рому выходам блока логических эле- 1ф ментов, первый вход которого соединен с выходом блока изменения величины дискрета, второй вход соединен с выходом компаратора, входом блока памяти и первым входом блока совпа- !э дений, второй вход которого соединен с выходом блока памяти, управляющий вход которого соединен c ïåðâûì выхо-,. дом тактового генератора и третьим входом блока логических элементов (2), щ

4 ческих элементов, введены первый и второй вентили, первые входы которых подсоединены соответственно с прямым и инверсным выходами блока совпадений, а вторые входы -подключены к второму выходу тактового генератора, счетчик и триггер, выход которого соединен с входом блока изменения величины дискрета, а первый вход подключен к выходу счетчика, вход которого соединен с выходом первого вентиля, а установочный вход счетчика подключен к выходу второго вентиля и второму входу триггера.

На фиг. 1 представлена структурная схема устройства для измерения амплитуды сигналов; на фиг. 2 — исследуемый сигнал и уравновешивающее напряжение с выхода интегратора.

Устройство для измерения амплитуды сигналов содержит компаратор 1, первый вход которого соединен с шиной входных сигналов, а второй вход соединен с выходом интегратора 2, выполняемого, как правило, с использованием накопительной емкости или счетчика и цифро-аналогового преобразователя. Интегратором 2 управляет блок 3 логических элементов, третий вход которого соединен с первым выходом тактового генератора 4, а второй вход блока 3 логических элементов соединен с выходом компара" тора ll входом блока $ памяти и пер" вым входом блока 6 совпадений, второй вход .которого соединен с выходом блока 5 памяти, управляющий вход которого соединен с первым выходом тактового генератора 4. Прямой и инверсный выходы блока 6 совпадений соединены с первыми входами соответственно nepaoro и второго вентилей

7 и 8, вторые входы которых объединены и соединены с вторым выходом тактового генератора 4. Выход nepsoro вентиля 7 соединен с входом счетчика 9, установочный вход которого соединен с выходом второго вентиля 8 и вторым входом триггера 10, а выход счетчика 9 соединен с первым входом триггера 10, выход котррого подключен ,к входу блока 11 изменения величины дискрета, выход которого соединен с первым входом блока 3 логических элементов.

Недостатком этого устройства яв-. ляется низкая помехозащищенность .вследствие того, что устройство имеет

;низкую точность измерения при нали;чии помех, накладывающихся на иссле-. дуемый сигнал. Помеха воспринимается как увеличение амплитуды исследуе мого сигнала и устройство производит ее отслеживание, увеличивая на каждом последующем шаге величину дискрета изменения уравновешивающегВ напря" жения с выхода интегратора в два раза. В результате увеличения дискрета обеспечивается почти полное отслеживание амплитуды помехи, что привоЭЗ дит к большим ошибкам измерения.

Цель изобретения - повышение помехозащищенности устройства для измерения амплитуды сигналов.

Поставленная цель достигаетая тем, что в устройство для изме ения.амплитуды сигналов, содержащее компаратор, первый вход которого соединен с шиной входных сигналов, а второй вход - с выходом интегратора, сумми4$ рующий и вычитающий входы которого подсоединены соответственно к первому и второму выходам блока логических элементов, первый вход которого соединен с выходом блока изме- © нения величины дискрета, второй вход соединен с выходом компаратора, входом блока памяти и первым входом блока совпадений, второй вход которого соединен с выходом блока памя. ти, управляющий вход которого соединен с первым выходом тактового генератора и третьим входом блока логиУстройство для измерения амплитуды сигналов работает следующим образом.

:Помеха U„,Hàêëàäûeàþùàÿñÿ на исследуемый сигнал (4иг. 2), воспри- нимается устройством как увеличение амплитуды сигнала, в результате чего устройство описанным;способом начинает отслеживать ее амплитуду. Процесс отслеживания амплитуды помехи начинается с минимальной величины. дискрета измейения напряжения 0 .

Если емкость L счетчика 9 выбрать таким образом, что амплитуда ожидаемой помехи меньше, чем приращение уравновешивающего напряжения Бо эа Ь шагов уравновешивания, то в процессе отслеживания помехи счетчик 9 не переполнйтся „:: в результате чего весь процесс отслеживания помехи будет протекать с минимальной величиной дискрета изменения уравновешивающего

5 9802

Исследуемый сигнал U поступает на первый вход компаратора 1, на вто° рой вход которого подается постоянное напряжение Uo с выхода интегратора 2. Если амплитуда сигнала U боль- э ше постоянного напряжения Ц, выходной сигнал компаратора 1 через блок

- логических элементов 3 разрешает прохождение импульсов с первого выхода тактового генератора 4 на суммирую- !з щий вход интегратора 2, в результате чего уравновешивающее напряжение

0 на его выходе начинает ступенчато. возрастать. Величина дискрета изменения напряжения 0о имеет минималь- 1э ное значение, что определяется сигналом, поступающим с выхода блока 11 изменения величины дискрета на первый вход блока 3 логических элементов. Выходной сигнал компаратора. 1 посту" пает также на вход блока памяти и вход блока 6 совпадений. Блок 5 памяти запоминает ответ компаратора 1.

Блок б,-совпадений сравнивает ответ компаратора 1 на предйдущем такте йэ уравйовешивания, поступающий íà его второй вход с выхода блока 5 памяти, с ответом компаратора 1 на данном такте уравновешивания, поступающим на первый вход блока 6 совпадений 36 непосредственно с выхода компаратора

1. Если зти ответы совпадают, то.на прямом выходе блока 6 совпаденйй по" является сигнал, отпирающий вентиль

7, через который импульсы с второго выхода тактового генератора 4, опережающие по времени импульсы на его первом выходе, начинают поступать на вход счетчика 9. На некотором такте уравновешивания, определяемом емкостью счетчика 9, сигнал переполнения с его выхода изменяет состоя ние триггера 10, в результате чего выходной сигнал триГгера 10, .поступивший на вход блока 11 изменения величины диск 5ета, переводит устройство

-.в режим ускоренного уравновешивания, при котором сигнал с выхода блока 11, :поступающий иа первый вход. блока 3 логических элементов, увеличивает по заданному алгоритму величину дискре" та изменения напряжения на выходе интегратора 2.

Алгоритм ускоренного уравновеши" вания заложен в блоке 11 изменения величины дискрета и может заключаться, например, в увеличении ь заданное число раз величины дискрета из-. менения уравновешивающего напряжения, 72 6

U,, как зто показано на фиг. 2, или же осуществляться по более сложному закону, как зто имеет место в известном устройстве (2 ). В результате процесса ускоренного уравновешивания напряжение Уа с выхода интегратора 2 превышает амплитуду исследуе"

:мого сигнала U,,в результате чего очередной ответкомпаратора 1 не сов падает с его предыдущим ответом и блок 6, совпадений закрывает вентиль

7 и открывает вентиль 8. Первый импульс тактового генератора 4, проведший через вентиль 8, сбрасывает в нуль счетчик 9 и возвращает в исходное состояние триггер 10. Устройство вернется к минимальной величине дискрета. В установившемся режиме сигнал с выхода компаратора 1 через блок

3 логических: элементов поочередно направляет импульсы с первого выхода тактового генератора 4 на суммь рующий и вычитающий входы интегратора

2, в результате чего уравновешиваю" щее напряжение Оо на его выходе будет колебаться в пределах минимального дискрета уравновешивания относительно амплитудного значения исследуемого сигнала Ue.

В зависимости от области применения и конкретного выполнения интегратора 2. выходным сигналом устройства для измерения амплитуды сигналов может быть постоянное напряжение 0е с выхода интегратора, равное амплитуде исследуемого сигнала, или соответ; ствующий ему цифровой код с выхода входящего в состав интегратора счетfl чика.

7 98 напряжения Ue с выхода интегратора 2

Это обеспечивает значительное подав. ление амплитуды помехи (фиг. 2), в результате чего уменьшается погрешность измерения амплитуды сигналов при наличии накладывающихся на них помех, чем и обеспечивается повышение помехозащищейности,устройства для измерения амплитуды сигналов.

Выбирая емкость L счетчика 9 в, за висимости от амплитуды ожидаемой Ilo мехи, можно регулировать уровень по" мехоэащищенности предлагаемого устройства для измерения амплитуды сиг" налов в каждом конкретном случае его использования.

Таким образом, наличие,в предла- гаемом устройстве для измерения амплитуды сигналов двух вентилей, счетчика и триггера позволяет обеспечить режим работы, при котором отслеживание амплитуды помехи происходит с минимальной величиной дискрета изменения уравновешивающего напряжения, что и обусловливает повышение помехозащищенности предлагаемого устройства по сравнению с известными уст" ройствами, которые в процессе отслекивания помехи увеличивают дискрет изменения уравновешивающего напря" женив, в результате чего возникают большие ошибки измерения.

0272 8 ной входных сигналов, а второй входс выходом интегратора, суммирующий и вычитающий входы которого подсоединены соответственно к первому и втоS рому выходам блока логических элементов, первый вход которого соединен с выходом блока изменения величины дискрета, второй вход соединен с вы-. ходом компаратора, входом блока памя- 10 ти и первым входом блока совпадений, второй вход которого соединен с выходом блока памяти, управляющий вход которого соединен с первым выходом тактового генератора и третьим вхо1S дом блока логических элементов, о тл и ч а ю щ е е с я тем, что, с целью повышения помехозащищенности, в него введены первый и второй вентили, первые входы которых соединены

20 соответственно с прямым и инверсным выходами блока совпадений, а вторые входы подключены к второму выходу тактового генератора, счетчик и триггер, выход которого соединен с вхо2S дом блока изменения величины дискрета, а первый вход подключен к выходу счетчика, вход которого соединен с выходом первого вентиля, а установочный вход счетчика подключен к выходу вто30 рого вентиля и второму входу триггера.

Формула изобретения 3S

Устройство для измерения амплитуды сигналов, содержащее компаратор„ первый вход которого соединен с шиИсточники информации,, принятые во внимание при экспертизе

1. Заявка Великобритании Н 1487506, кл. G О! R 19/04, 1977, 2, Авторское свидетельство СССР и 546099, кл. Н 03 К 13/02, 1975 (прототип).

980272

Составитель H. Иаркин

P актор А Нотыль Техред M. Коштура Корректор А. Дзятко

Заказ 9350/57 Тираж 959 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открмтий

«1ДОЯ Москва Ж-Я Раушская наб а 4Д филиал ППП "Патент", r. Ужгород, ул. Проектная,