Устройство для синхронизации цифровой системы

Устройство для синхронизации цифровой системы

Иллюстрации

Показать все

Реферат

 

ОЙИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сеез Саеетскмк

Социалистически

РФспублмк

In>981980 (61) Дополнительное к аат . саид-ау(22) Заявлено 050281 (21) 3272853/18-24 с присоединением заявки М(23) Приоритет

Р1 М g+ з

G 06 F 1/04

Государственный комнтет

СССР но делам нзобретеннй н открытий

Опубликовано 1512.82, Бюллетень Мо 46 (331УДЦ681. 3 (088.8) Дата опубликования описания 15.12,82

К.Б. Лекусар, О.Г. угаров, Н.П. Веесберг, П „Г„, Н.Н. Васина, В.A. Буыпя и Ю.Ш. Исмаилов

Б в!

/ (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДНЯ СИНХРОНИЗЛЦИИ.ЦИФРОВОЙ

CHCTEMH

1 2

Изобретение относится к вычисли= тельной технике и может быть использовано для тактирования работы устройств, обрабатывающих поступающую от внешних устройств йнформацию.

Известно устройство для синхронизации вычислительной системы, содержащее задающий- генератор, выход которого соединен с линиями задержки первой группы, выходы которых соединены со входами блоков выработки синхросигналов, выходы которых соединены со входами линий задержки второй группы, выходы которых являются выходами устройства. Это устройство позволяет управлять работой синхрон- . ного интерфейса (1j .

Недостатком этого устройства является то, что это устройство вырабатывает только непрерывные синхросигналы, которые не подвергаются управлению в процессе работы устройства.

Наиболее близким по технической сущности к изобретению является устройство для синхронизации вычислительной системы, содержащее задающий генератор, элементы задержки первой и второй группы, блок переключателей,,блок формирования сигналов управления режимами, блок выработки сигналов начальной установки, группу блоков выработки синхросигналов, каждый as которых содержит счетчик, дешифратор, 5 селектор две группы эле нтов И два регистра сдвига, два триггера, узел управления, узел дешифрации и сравнения логического состояния, при этом группа выходов генератора coe-

g0 динена соответственно со входами (с 1 по н, где n - число каналов) элементов задержки первой группы, (и+1 по 2п) входы элементов задержки первой группы соединены соответ-ственно с выходами блока выработки сигналов, начальной установки, вход которого соединен с дополнительныи выходом генератора, выход блока переключателей соединен с выходом блока формирования сигналов управления режимами, в каждом блоке выработки синхросигналов выходы счетчика соединены соответственно со входами селектора и входами дешифратора, первый, второй, третий, четвертый

25 выходы которого соединены с первыми входами соответственно первого, второго, третьего и четвертого элемента

И первой группы, прямой и инверсный выходы селектора соединены с перЗо выми входами соответственно пятого

981980 и шестого элементов И, а вторые входы элементов И первой группы и вход счетчика каждого из блоков выработки синхросигналов соединены с выходом соответствующего (с 1 по n) элемента задержки первой группы, 5 причем выходы элеггентов И каждого . из блоков выработки синхросигггалов соединены со входами соответствующего элемента задержки второй группы, выходы которых являются первой 1О группой выходов устройств, вторая группа выходов которого соединена соответственно с выходами элементов задержки второй группы, входы которых соединены с, выходами элементов

И второй группы, первые входы которых соединены с синхровходами первого и второго регистров сдвига, с синхровходами первого и второго триггеров, с синхровходом узла управления, с .синхровходом счетчика, вход началь» ной установки которого соединен с соответствующим выходом (n+1 по 2n) элеглента задержки первой группы, инверсный выход второго разряда счетчи ка соединей с информационным входом 25 первого регистра сдвига, управлягощий. вход которого соединен со вторыми входами элементов И второй группы и с выходами узла сравнения, первый уп-. равляющий вход которого соединен с 3Q выходом первого триггера, выход вто-. рого триггера соединен со вторым управляющим входом узла сравнения, тре-. тий управляющий вход которого соединен с прямым выходом первого разряда 35 второго регистра сдвига, инверсный выход второго разряда которого соединен с четвертым управляющим входом узла управления, третьи входы первого, второго, третьего и четвертого 4g элементов И второй группы соединены соответственно с первыми входами пер- . ното, второго, третьего и четвертого элементов И первой группы, группа выходов счетчика соединена соответ- . ственно с первой группой входов узла дешифрации и сравнения логического состояния, вторая группа входов которого соединена соответственно с выходами первого регистра сдвига, выход узла дешифрации и сравнения логического состояния соединен с пятым входом узла управления, управляющие входы первого и второго триггеров и второго регистра сдвига соединены с четвертым выходом дешифратора, информационные входы первых триггеров блоков выработки синхросигналов соединены соответственно с первой группой выходов блока формирования . сигналов управления, вторая группа щ выходов которого соединена соответственно с информационными входами вторых триггеров блоков выработки синхросигналов, информационные входы вторых регистров сдвига блоков выработки сннхросигналов соединены соответственно с третьей группой выходов блока формирования сигналов управления режиглами, синхровход блока формирования сигналов управления режимами соединен с выходом четвертого элемента И первой группы первого блока выработки синхросигналов (2) .

Недостатком этого устройства яв-. ляется невозможность гибко управлять периодом и последовательностью тактовых сигналов, позволяя организивать режим обратной связи для сиихронизации канального обмена.

Целью изобретения - увеличение ,функциональных возможностей путем обеспечения переменного периода синхросигналов.

Поставленная цель достигается тем, что в устройство для синхронизации цифровой системы, содержащее счетчик, дешифратор, блок управления, блок форггирования сигналов управления режимами, причем выходы счетчика соединены соответственно с информационными входами дешифратора, группа управляющих входов блока управления является соответственно первой группой управляющих входов устройства, вторая группа управляющих входов которого соединена соответственно со входами блока формирования сигналов управления режимами, тактовый вход устройства соединен с тактовым входом блока управления, введен коммутатор, первая группа входов которого соединена соответственно с первой и второй группами выходов блока формирования сигнал в управления режимами, группа информационных входов коммутатора соединена соответственно с выходами дешифратора, управляющий вход которого соединен с первым выходом блока управления, второй выход которого соединен со счетным входом счетчика, выходы коммутатора являются соответственно выходами устройства.

Блок формирования сигналов управления режггмами содержит регистр и дешифратор, причем входы блока соединены с входами регистра, первая группа выходов которого является первой группой выходов блока, вторая группа выходов которого соединена соответственно с выходами дешифратора, входы которого соединены соответственно со второй группой выходов регистра.

Кроме того блок управления содержит три элемента И-ИЕ, элемент НЕ, причем первый, второй, третий входы первого элемента И-НЕ соединены соответственно с первым, вторым, третьим входами группы управляющих входов блока, четвертый вход группы управляицих входов которого соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с

981980 выходом первого элемента И-НЕ, выход второго элемента И-НЕ соединей с первым входом третьего элемента И-НЕ, второй вход которого соединен с тактовым входом блока, первый выход которого соединен с выходом третьего элемента И-НЕ, с входом первого .элемента НЕ, выход которого является вторым выходом блока.

На фиг. 1 приведена структурная схема устройстваг на фиг. 2 — блок управленияг на фиг. 3 - блок форми рования сигналов управления режимамиг на фиг. 4 — схема коммутатора.

Устройство содержит блок 1 управления, счетчик 2, дешифратор 3, блок

4 формирования сигналов управления ре жимами, коммутатор 5. Блок 1 управления содержит элементы 6-8 И-НЕ, элемент HE 9. Блок 4 формирования сигналов управления режимами содержит регистр 10, дешифратор 11. Коммутатор 5 содержит селекторы 12 и 13.

Устройство работает следующим образом.

Управляющие сигналы, поступающие на вход блока 1.управления могут быть сигналами как от независимого внешнего устройства, так и от управляющего модуля. Они разрешают или .запрещают прохождение тактовых импульсов от генератора тактовых импульсов, поступающих на вход блока 1 управления, на вход счетчика 2, вызывая на его выходе появление двоичного кода, соответствующего числу просчитанных импульсов. Код поступает на информационные входы дешифратора.3 и вызывает появление импульса на соответствующем выходе дешифратора 3. Длительность этого импульса определяется длительностью импульсов задающего генератора. Появление на входе блока 1 управления любого из входных сигналов приводит к появлению на выходе блока 1 сигнала, запрещающего дальнейшее прохождении импульсов генератора на вход счетчика. Когда уровень входных сигналов сниглает запрет, начнут возбуждаться следующие выходы дешифратора 3. Таким образом, на выходе дешифратора 3 получаем г последовательностей синхросигналов, периодичность импульсов в которых и сдвиг во времени друг относительно друга регулируются управляющими сигналами, поступающими на вход блока 1. Кроме того,. предварительно в блоке 4 задается нужный режим. Сигнал с выхода блока 4 управляет коммутацией синхропоследовательностей на выход коммутато,ра 5.

Блок 1 управления представляет собой комбинационную схему., построенную на элементах И-НЕ. Назначениеприостановка тактовых импульсов.

Входные воздействия сгруппированы по функциональному-признаку. Часть иэ них несет нагрузку управления, кроме того, имеется вход начального пуска. Наличие сигнала начального

5 пуска разрешает прохождение импуль. сов, поступающих с генератора тактовых импульсов, на выход блока 1.

Один его выход соединен со входом счетчика 2, отсчитывающего число так

t0 товых импульсов, прошедгаих на вход счетчика до.момента их приостановки появлением одного из управляющих входных сигналов. Двоичный код, соответствующий числу просчитанных так-

15 товых импульсов, дешифрируется дешифратором 3, управление которым по управляющему, входу осуществляется со второго выхода блока 1.

Блок 4 формирования сигналов упО равления режимами содержит регистр и дешифратор. На вход регистра поступает 16-разрядное командное слово, часть которого передается на выход в качестве маски тактовых последователь25 ностей, а другая дешифрируется на дешифраторе, возбуждая выход дешифратора, соответствующий коду опреде ленного режима работы. Разрядность полей маски и кода режима работы оп. ределяется форматом командного слова. ,Структура коммутатора 5 определяется тем, что с выхода блока 4 на вход коммутатора 5 поступают две группы функционально различных сигналов: маска тактовых последовательностей

З5 М и код режима работы P.

Первая группа сигналов — маскауправляет когегутацией на выход тактовых последовательностей в зависимости от значения разрядов, составля49 ющих код маски. Причем управление наличием сигнала в той или иной позиции канала на выходе гложет осуществляться как одним разрядом маски, так и совокупностью разрядов.

45 Вторая группа сигналов может быть использована для организации каналь» ного обмена.

Разрядность маски n = 0,1... и ко- . да режима m = О,i..., а также рас5О пределение выходов блока 3 по входам .коммутатора 5 определяются индивидуально в каждом конкретном случае.

Однако сумма n+m не должна превышать длины командного слова.

Например, если n=2, m=2, тогда схема коммутатора может быть построена так, как показано на фиг. 4. При этом на выход коммутатора 5 в зависимости от .значения разрядов N1 и

М2 будет комтутироваться одна из пос6О ледовательностей cпервого нли второго выхода блока 3. Л выходной сигнал, вырабатываемый с участием кода режима работы Р, может быть, например, сигнал "Сброс", устанавливающий эле6$ менты управляющих блоков основного

981980 да синхроснгналов, в устройство введен коммутатор, первая и вторая группы управляющих входов которого соединены соответственно с первой и второй группами выходов блока формирования сигналов управления режимами, группа информационных входов коммутатора соединена соответственно с выходами дешифратора, управляющий вход которого соединен с первым выходом блока управления, второй выход которого соединен со счетным входом счетчика, выходы коммутатора являются соответственно выходами устройства.

2. Устройство по п.1, о т л и -. ч а ю щ е е с я тем, что бл9к формирования сигналов уйравления режимами содержит регистр и дешифратор, причем входы блока соединены с вхощ дами регистра, первая группа выходов которого является первой группой выходов блока, вторая группа выходов которого соединена соответственно с выходами дешифратора, входы которого соединены соответственно с второй группой выходов регистра.

Устройство по п.1, о т л и— ч а io ц е е с я тем, что блок управления содержит три элемента И-НЕ, элемент НЕ, причем первый, вторЬй и третий входы первого элемента И-НЕ соединены соответственно с первым, вторым и третьим входами группы управляющих входов блока, четвертый вход группы управляющих входов блока соединен с первым входом второго элемента И-НЕ, второй: вход которого соединен с выходом первого элемента

И-НЕ, выход второго элемента И-НЕ соединен.с первым входом третьего элемента И-НЕ, второй вход которого соединен с тактовым входом блока, первый выход которого соединен с выходом третьего элемента И-НЕ, с входом первого элемента НЕ, выход которого является вторым выходом блока.

15

В ° 25

Формула изобретения

1. Устройство для синхронизации цифровой системы, содержащее счетчик, дешифратор, блок управления, блок Формирования сигналов управления режимами, причем выходы счетчика 40 соединены соответственно с информационными входами дешифратора, группа управляюцих входов блока управления является соответственно первой группой управляюцих входов устройства, вторая группа управляющих входов ко-торого соединена соответственно с входами блока формирования сигналов управления режимами, тактовый вход устройства соединен с.тактовым вхо-, 50 дом блока управления, о т л и ч а ю - ц е е с я тем, что, с целью расширения функциональных возможностей путем обеспечения переменного периоустройства для начала нового машинного такта, или сигналом для управления во времени каким-либо внешним устройством, и т.п. В общем случае число данных каналов может быть произвольным. На выходе коммутатора 5 формируются сигналы с управляемым периодом и последовательностью тактовых сигналов, позволяя организовать режим обратной связи для синхро низации канального обмена.

Таким образом, предлагаемое устройство позволяет сделать работу цифровой системы более гибкой. Возможна приостановка тактовых последовательностей с учетом внешнйх воздействий, например, канального обмена.

В этом случае выработка синхросигналов приостанавливается на время выполнения операций обмена между блоками, подключенными к интерфейсу.

Количество подключаемых блоков и периодичность сигналов в каждой синхропоследовательности определяется особенностями работы интерфейса и подключаемых к нему внешних устройст

Лредлагаемое устройство позволяет расширить функциональные возможности за счет увеличения числа управляеьых каналов и обеспечивает воз можность.последовательной синхрони- . зации их работы при сохранении возможности параллельной, которая имеет место в прототипе.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

В 752314, кл..С 06 F 1/04, 1978.

2. Авторское свидетельство СССР по заявке 9 3002753/18-24, кл. С 06 F 1/04, 1980 (прототип).

9819 ВО

Фмл

Яп,g

BklHHDH Заказ 9712/68 Тираж 731 Подписное

М«ю»ю е

Фнлнал ППП "Патент", r. Ужгород, ул. Проектная, 4