Сумматор в коде "м из n

Сумматор в коде "м из n

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советскик

Социалистических

Республик

{uy981992

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к, авт. свид-ву— (22) Заявлено 25. 02. 81 (21) 3251777/18-24 р М g+ з с присоединением заявки Йо(23) Приоритет—

G 06 F 7/49

Государственный комитет

СССР но делам изобретений и открытий

Опубликовано 15.12.82.Бюллетень Но 46

Дата опубликования описания 15. 12. 82 (Щ УДК 681.325 (088. 8) (71) Заявитель вский ордена Трудового Красного Зн институт инженеров гражданской авиации (54) СУММАТОР В КОДЕ "И ИЗ К"

Изобретение относится к вычислительной технике и предназначено для выполнения арифметических операций с числами, представленными в коде "М из М", где N — количество позиций в кодовом слове; М вЂ” количество единиц в кодовом слове.

Известен двухразрядный сумматор в коде "2 из 5", содержащий местное уст- 1О ройство управления, преобразователи кодов операндов, матрицы элемЕнтов И, блоки коррекции блоки переноса, шифратор младшего разряда H блоки выдачи старшего разряда сумьы P) .

Недостатком этого устройства является низкое быстродействие, вследствие преобразования кодов операндов перед подачей их на матрицы элементов И, прохо*дения сигнв" тветствущ"х 26 лусумме через двухступенчатый блок выдачи результата, состоящий иэ шифраторов н схем выдачи разряда сумьи, а также низкого быстродействия самой матрицы элементов И.

Известно также устройство для суммирования чисел, представленных в коде "1 иэ 10", содержащее матрицу сложения и матрицу сложения переносов 2) .

Недостатком этого устройства является отсутствие контроля за выполнением арифметических операций. Кроме того оно не предназначено для выпол.нения этих операций с числами, представленными в коде "М из N" при M > 1, так как указанных вьаае блоков и свя эей между ними недостаточно для устранения недопустиьттх гальванических связей между отдельными элементами. входящими в состав блоков (связей, которые возникают при использовании кода "М из N", где М > 1)

Наиболее близким к нзобретенив яв- . ляется двухразрядный сумматор в коде

"М иэ N" старший разряд которого содержит матрицу сложения, блок переноса, шифраторы, блок контроля и блоки выдачи результата, причем две группы входов матрицы сложения соединены со входными шинами устройства, выходы матрицы сложения соединены со входаьве блока переноса и шифраторов, выходы блока переноса соединены с выходными шинами устройства, выходы шифраторов соединены с первыми группами входов соответствуищнх блоков выдачи результата, две группы входов блока контроля соединены со входными шинами устройства, выходы блока контpons соединены со вторыми группами входов блоков выдачи результата, 3

981992 третьи входы блоков выдачи результата соединены с соответствующими входами группы входов устройства, а выходы этих блоков являются выходами устройства (3) .

Иедостатками этого устройства яв- 5 ляются сравнительно невысокое быстродействие из-за необходимости прохож. дения сигналов, соответствующих полусуммам (с выходов матрицы сложения), через двухступенчатый блок выдачи ре-Щ зультата, а также сравнительно сложная структура этого блока.

Цель изобретения - повышение быстродействия сумматора в коде "М из N".

Поставленная цель достигается тем, что сумматор в коде "М из Я", содержащий матрицу сложения, группы входов первого и второго слагаемых которой подключены соответственно к первой и второй шинам слагаемых устройства, и дешифратор контроля, первая и- вторая группы входов которого подключены соответственно к первой и второй шинам контроля устройства, содержит выходную матрицу многовходовых элементов И, группа информационных входов которой соединена с группой информационных выходов матрицы сложения,а первый и второй управляющие входы выходной матрицы 30 многовходовых элементов И соединены

-с первым;и вторым выходами дешифратора контроля соответственно, первый и второй входы переноса выходной матрицы многовходовых элементов И 35 подключены соответственно к первому и второму входам переноса из младшего разряда устройства, и блок коммутации, группа информационных входов которого соединена соответственно с 4р выходами группы информационных выходов матрицы сложения, соответствующими не зависящим от переноса позициям кодового слоя результата, а первый и второй управляющие входы блока коммутации соединены с первым и вторым выходами дешифратора контроля соответственно, причем группа выходов переноса матрицы сложения подключена к шине переноса в старший разряд устройства, информационные выходы выходной матрицы многовходовых элементов И и информационные выходы блока коммутации подключены к шине суммы устройства, выходная матрица много-: вхоцовых элементов И содержит много- 55 входовые элементы И, которые соответствуют зависящим от переноса позициям кодового слова результата, причем первые входы многовходовых элементов И являются информационными входами вы- dO ходной матрицы многовходовых элементов И, вторые и третьи входы многовходовых элементов И подключены соответственно к первому и второму. управляющим входам выходной матрицы много- 5 входовых элементов И, четвертые входы многовходовых элементов И, со -.тветствующих единичным переносам из младшего разряда, подключены к первому входу переноса выходной матрицы многовходовых элементов И, четвертые входы многовходовых элементов И,соответствующих нулевым переносам из млацшего разряда, подключены ко второму входу переноса выходной матрицы многовходовых элементов И.

На фиг. 1 представлена блок-схема сумматора в коде "М из N" на фиг.2 и 3 — схема выходной матрицы.

Устройство содержит матрицу 1 сложения, дешифратор 2 контроля, выходную матрицу многовходовых элементов

И 3 и блок 4 коммутации.

Группы входов первого и второго слагаемых блока 1 подключены к первой и второй шинам слагаемых 5, б устройства, группа информационных входов блока 3 соединена с группой информационных выходов блока 1,первый и второй управляющий входы блока

3 соединены с первым и вторым:выходами блока 2 соответственно, группа выходов переноса блока 1 подключена к шине переноса в старший разряд 7 устройства, первая и вторая группы входов блока 2 подключены к первой и второй шинам контроля 8 и 9 устройства, группа входов переноса блока 3 подключена к шине переноса из младшего разряда устройства 10, группа информационных входов 4 соединена с выходами группы информационных выходов матрицы сложения, соответствукщими независящими от переноса позициям кодового слова результата, а первый и второй управляющие входы блока 4 подключены к первому и второму выходам блока 2 соответственно, информационные выходы блоков 3 и 4 подключены к шинам сумрак 11 устройства.

Блок 1 представляет собой матрицу многовходовых элементов И, каждый из которых имеет по два гальванически независимых выхода (4) . Количество входов каждого элемента И равно 2М.

Входы элементов И блока соединены с шинами кодов операндов согласно выбранному алфавиту. Шины кодов операндов соединены со входами слагаемых блока. Шины, объединяницие первые выходы элементов, соответствунщих одинаковым значениям полусуьвы, соединены с группой информационных выходов блока. Шины, объединяющие вторые выходы элемейтов, соответствующих одинаковым переносам в старший разряд, соединены с группой выходов переноса блока.

Блок 3 представляет собой прямоугольную матрицу многовходовых элементов И 12 (фиг. 2), где Еа и Z <— сигналы, соответствукщие переносу из

981992

6 временно, сигналы, соответствующие обратным кодам операндов, поступают на входы дешифратора 2 контроля.Появление нескомпенсированной сшибки при-водят или к появлению сигналов на выходах сразу нескольких элементов И матрицы. сложения, или к отсутствию . сигналов на их выходах. В первом случае будет отсутствовать сигнал (илк оба сигнала) на выходе (нли на обоих

10 выходах) дешифратора 2 контроля. В обоих случаях иа выходах группы выходов 11 устройства сигналы будут отсутствовать. Если в кодовых словах операндов длиной N будет точно М "единиц", сигнал с одного из выходов первой группы выходов матрицы 1 сложения к сигналы с обоих выходов дешифратора, 2 контроля поступают на соответствующие управляющие выходной матрицы многовходовых элементов И 3 и блока 4 коммутации. Одновременно, сигнал с одного иэ выходов группы выходов пе реноса матрицы. 1 сложения поступит на шину переноса в старший разряд 7 устройства, а по одной из шин переноса кз,младшего разряда 10 устройства сигнал, соответствующий переносу нуля или единицы из младшего разряда, поступает на вход группы входов пере;0 носа выходной матрицы 3. После этого, срабатывает один или группа (не бо- . лее М) элементов И выходной матрицы

3, с выходов которых сигналы поступают на шину суммы 11 устройства.В блоке 4 ковееутацки, в то же время, или срабатывает соответствующее число элементов И и сигналы с их выходов поступают на шину суюы 11 устройст ва, или(в зависимости от принятого

I алфавита) це срабатывает ни один эле0 мент.

Рассмотрим пример построения и функционирования устройства для кода "2 из 4" при р = б.

Принимаем алфавит .

0 - 0011 3 - 0110;

1 - 01/11 4 - 1010;

2 - 1001 ° 5 — 1100, где нулевая позиция - крайняя справа.

Выходная матрица многовходовых элементов И 12, в этом случае, содержит 16 элементов И 13-28 (фиг. 3), а блок коыкутации - 4 элемента H. Выходы элементов последнего блока, на которые подаются сигналы Ca z, С„,„, Су, ди С. „, соединены с 0-ой О-ой, 1-ой и 3-ей (по порядку позиций ко« дового слова результата) шинами выходной группы шин устройства соответственно.

При сложении, например, чисел .1 и 3, с учетом переноса 0 из младшего разряда на соответствующих входах .вы-. ходной матрицы появятся сигналы

55 !

65 младшего разряда нуля н единицы соответственно; U,и 0 — сигналы

CO I2 С,;, и Ср, 2 СНгнапы, соответствующие полусуммам, равным 0; i (1 (i с р-1) и р-1 соответственно, где р - основание систевы счисления. Матрица содержит только те многовходовые элементы И, которые соответствуют (И - 0 -. 1)-м позициям кодового слова результата, где 8 †.номера позиций этого слова, зависящие от переноса из младшего разряда

° (О с Я N). Если принять алфавит, в котором кодовые слова, соответствующие любым двум соседним (в алфа вите) цифрам, отличаются друг от друга только одной позицией (по уровням напряжений в них), то выходная матрица имеет минимальные размеры 2 р, каждый вход такой матрицы соединен только с .одной координатной шиной ее. 20

Если принят алфавит, в котором различия между кодовыми словами, соответствующими соседним цифрам максимальны, то выходная матрица имеет также максимальные размеры: 3 р. Каждый элемент И соединен с одним из входов (в соответствии с выбранным кодированием) первой группы входов, со вторым, третьим входами и одним из входов группы входов переноса блока. Выходы элементов блока, соответствующих одинаковым позициям кодового слова результата, соединены выходными диаго" нальнымк шйнами с информационными выходами блока.

Блок 2 представляет собой схему контроля для кода "M из N" (полный дешифратор или пороговая схема),на входы которой подаются кодовые слова, противоположные операндам.

Блок 4 представляет собой группу трехвходовых элементов И. Первый вход каждого такого элемента соединен с соответствующим входом группы информационных вхбдов, а второй и третий входы - с первым и вторым уп равляющими входами блока. Выходы элементов И подключены к информационным выходам блока. Блок содержит только те элементы, которые соответствуют незавксящИм от перекоса позициям кодового слова результата. Если принят алфавит, в котором кодовые слова, соответствующие любым двум соседним цифрам, отличаются друг от друга только одной позицией, то блок содержит р элементов И. Если принят алфавит, в котором различия между кодовыми словами, соответствующими соседним цифрам максимальны, то блок содержит р/2 элементов 1 .

Предлагаемое устройство работает следунхдим образом.

Операнды в коде "М из М" поступают на группы входов первого и второго слагаемых матрицы 1 сложения.Одио981992

Формула изобретения

Сл, „Z0, U oep) и Пконтр . в результате чего, сработает элемент И Р 27 и сигнап с его выхода поступит в выходную шину устройства, соответствующую—

1-ой позиции кодового слова результата. В то же время, на соответствующие входы блока 4 коммутации поступают сигналы Сл 12, 0щрцр„и Бкр,ц, в результате чего срабатывает элемент И и сигнал с его выхода поступит в выходную шину устройства, соответствующую

3-ей позиции кодового олова результата..

Положительный эффект от внедрения устройства заключается в повышении быстродействия в 1,5 раза, так как в устройстве сигналы до окончательного формирования реэультата операции последовательно проходят через два блока, а в устройстве, принятом в качестве прототипа - через три блока, и в сокращении номенклатуры логических элементов до минимально возможного количества (применяются только элемент И, логические функции ИЛИ реализуются, так наэываеькми, проводныMN ИЛИ) .

Сумматор s коде "И из N", содержащий матрицу сложения, группы входов первого и второго слагаемых которой подключены соответственно к первой и второй шинам слагаемых устройства, и дешифратор контроля, первая и вторая группы входов которого подключены соответственно к первой . и второй шинам контроля устройства, отличающийся тем, что, с целью повышения быстродействия сумматора, он содержит выходную матрицу многовходовых элементов И,группа информационных входов которой соединена с группой информационных выходов матрицы сложения, а первый и второй управляющие входы выходной матрицы многовходовых элементов И соединены с первым и вторыми выходами дешифратора контроля соответственно, первый и второй входы переноса выходной матрицы многовходовых элементов И подключены соответственно к первому и второму входам переноса иэ младшего разряда устройства, и блок коммутации, группа информационных входов которого соединена соответственно с выходами группы информационных выходов матрицы сложения, соответствующими не зависящим от переноса позициям кодового слова результата, а первый и второй управляющие входы блока коммутации соединены с первым и вторым выходами дешифра тора контроля соответственно, причем

10 группа выходов переноса матрицы сложения подключена- к шине переноса в старший разряд устройства, информаци» онные выходы выходной матрицы многовходовых элементов И и информационные

15 выходы блока коммутации подключены к шине суммы устройства, выходная матрица многовходовых элементов И содержит многовходовые элементы И, которые соответствуют зависящим от переноса щ позициям кодового слова результата, причем первые входы многовходовых элементов И являются информационными входами выходной матрицы многовходовых элементов И, вторые и третьи вхо25 д многовходовых элементов И подключены соответственно к первому и второму управляющим входам выходной матрицы многовходовых элементов И, четвертые входы многовходовых элементов И, 30 соответствующих единичным переносам из младшего разряда, подключены к первому входу переноса выходной матрицы многовходовых элементов И, четвертые входы многовходовых элементов

И, соответствукщих нулевым переносам из младшего разряда, подключены ко второму входу переноса выходной матрицы многовходовых элементов И.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 259480i кл, G 06 F 7/50, 1966.

2. Прангишвили И.В. и др. Иикроэлектроника и однородные структуры для построения логических и вычисли45 тельных устройств. M., 1967, с. 176, 181.

3. Авторское свидетельство СССР по заявке Р 2681286/18-24, кл. G 06 Р 7/49, 1978 (прототип).

$Q; 4. Оранский А.N. "Дппаратные методы в цифровой вычислительной технике", Bry, им. В.И.Ленина, 1977, с.29.

981992

Составитель Н. Захаревич

Техред A. Еабинец Корректор Н. Король

Редактор М; Товтин

Заказ 9712j68 тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам .изобретений и открытий

113035 Москва, Ж-35, Раушская наб., д. 4,.

4,5

«Ъ

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4