Устройство для селекции изображений объектов

Устройство для селекции изображений объектов

Иллюстрации

Показать все

Реферат

 

Союз Советск не

Социалистические

- Республик

К ASTOPCNObAY CBHQETEllbCTBV (61) Домолнительное к авт. свнд-ву 1," 911569 (Si)NL. Кл.

6 "»6 K 9/ "6 (22) Заявлено 19;03. р1 (21) 3262044/18-24 с присоединением заявки М (23) П рнормтет

Ркударстееай каиктет

СССР ае делам азебретений н атернтий

Олубликовано 15, 12,82 . Бюллетень Эв 46 (53) УДК 631.327., 12 (088. 8) Дата олубликованмя опмсаммя 15,12.82 »» ».

;:с

А.Ф.Гнидченко, Е.В.Поддубный и В.A,Òàðàí1 (72) Авторы, изобретения

Московский институт, электронной техники (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ ИЗОБРАЖЕНИЙ . ОБЪЕКТОВ

Изобретение относится к автомаI тике и может быть использовано в системах, автоматического анализа плоских иэображений в биологии, металлографии и микроэлектронике, в частности, для контроля фотошаблонов, кристаллов ИС, печатных плат

- и т,п, по внешнему виду, По основному авт. св. и 911569 известно устройство для селекции изображений объектов, содержащее первый элемент задержки, соединенный с блоком сканирования, с одним входом первого элемента И, другой вход которого подключен к блоку сканирования, и с одним входом второго элемента И, счетчик, соединенный с первым элементом Й и с элементом

ИЛИ, один вход которого подключен к первому элементу задержки, детектор замкнутых областей, входы которого объединены с элементами И и с первым элементом задержки, а,выход подключен к элементу ИЛИ, и второй (элемент задержки, подключенный ко второму элементу И и к первому элементу задержки. Детектор замкнутых

S областей состоит из селектора соеФ диненного с блоком управления и с элементами ИЛИ-НЕ, .счетчика, подключенного к третьему элементу ИЛИНЕ, входы которого соединены с первым и вторым элементами ИЛИ-НЕ, и последовательно соединенных первоГо коммутаторами входы которого под ключены к блоку управления, первого регистра сдвиra, выход которого

И подключен к первому коммутатору -и к первому элементу сравнения, выход . которого подключен к первому коммутатору, второго регистра сдвига, подключенного к блоку управления, к

20 первому и второму элементам сравне= ния, выходы которого подключены к соответствующим элементам И, другие входы которых подключены к блоку

3 9820 управления, третьего регистра сдаига подключенного к блоку управления ко второму и третьему элементам сравнения и к первому коммутатору, второго коммутатора, подключенного к счетчику, к блоку управления, к третьему элементу сравнения и к соответ. ствующему элементу И, и четаертого регистра сдвига, подключенного к первому и второму коммутаторам и к 1О третьему элементу сравнения $1), Данное устройство позволяет в высокой точностью производить автоматический счет числа объектов, однако часто возникает необходимость вы- !5 делить из всей совокупности исследуемых объектов только некоторые, заранее заданные, с высокой надежностью, Цель изобретения - повышение на- 20 дежности устройства при селекции заранее заданных изображений объектов, Поставленная цель достигается тем, что в устройство введены последовательно соединенные блок памяти, 2s входы которого подключены к счетчику, к соответствующему элементу И группы, к первому блоку селекции, ко второму и третьему регистрам сдвига, и второй блок селекции, другие 30 входы которого соединены с соответствующими элементами И и элементами задержки .

На фиг, 1 показана структурная схема устройства для селекции изображений объектов, на фиг. 2 — детектор замкнутых областей," на фиг, 3 и 4примеры реализации блока памяти и второго блока селекции соответственно.

Предлагаемое устройство (фиг, i)

46 содержит сканирующий блок 1, два элемента задержки 2 и 3, два элемента И 4 и 5, детектор замкнутых областей 6, элемент ИЛИ 7 и счетчик 8, причем выход сканирующего блока 1 сое. динен с входом первого элемента задержки 2 и.первым входом первого элемента И 4, выход которого соединен с. вычитающим входом счетчика 8, вы ход первого элемента задержки 2 соединен с входом второго элемента задержки 3, первым входом детектора замкнутых областей 6, первым входом элемента ИЛИ 7, вторым входом первого элемента И 4 и первым входом второго элемента И 5, второй вход которого соединен с выходом второго элемента задержки 3, второй, третий

36 ф и четвертый входы детектора 3 замкнутых областей 6 соединены с выходами элементов И 4 и 5 и второго элемента задержки 3 соответственно, а выход - со вторым входом элемента

ИЛИ 7, выход которого соединен с суммирующим входом счетчика 8, где производится счет объектов, Детектор замкнутых областей 6 (фиг, 2) содержит первый блок 9 селекции, элементы I ИЛИ-НЕ 10, 11 и

12, двоичный счетчик 13, блоки 14 коммутации, регистры 15-18 сдвига, блок 19 управления, элементы сравнения 20, 21 и 22, элементы И 23, 24 и 25 группы, блок 26 памяти и второй блок 27 селекции. Блок 26 памяти (фиг ° 3) содержит один трехвходовой элемент ИЛИ 28, формирователь импульсов 29, дешифратор

30, один четырехвходовой элемент

ИЛИ 31, один двухвходовой элемент

И 32, два двухвходовых элемента

ИЛИ 33, . шифратор 34, селекторымультиплексоры 35, запоминающий узел

36 и двухвходовой элемент И 37, Второй блок селекции 27 (фиг. 4) содержит двухвходовые элементы И 3845 двухвходовыа элементы ИЛИ 46-50, формирователь импульсов 51, счетный триггер 52, счетчики 53 и 54 и запоминающие узлы 55 и 56, Входы 57, 58 и 59 nepsoro блока

9,и вход 60 второго блока 27 являются входами детектора замкнутых областей 6 и соединены с выходами двух элементов И 4 и 5 и с выходом элемента задержки 2 соответственно, кроме этого, вход 58 первого блока 9 соединен со вторым входом второго блока 27, первый, второй и третий выходы первого блока 9 соединены с соответствующими входами блока 19, первым входом элемента ИЛИ-HE 12, входа ми элементов ИЛИ-HE 10 и 1! и первыми тремя управляющими входами блока

26, выходы элементов ИЛИ-HE 10 и 11, соединены со вторым и третьим входами элемента ИЛИ-НЕ 12, выход которого соединен с тактовым входом счетчика 13, на вход установки нуля которого подаются кадровые гасящие импульсы (КГИ)„ выходы первого регистра 15 поразрядно соединены со входами второго регистра 16, с первым информационным входом одного блока 14, первыми входами элемента сравнения

20. Выходы второго регистра 16 по5 9820 разрядно соединены со вторыми входами первого элемента сравнения 20, с первыми входами второго элемента сравнения 21, с первыми информационныии входами другого блока 14 и S блока 26, со входом третьего регистра 17, выходы которого поразрядно соединены с первыми входами третьего элемента сравнения 22, со вторыми информационными входами блоков 1а и блока 26, выходы одного из блоков 14 поразрядно соединены со входами четвертого регистра 18, выходы которого соединены со вторыми входами третьего элемента сравнения 22 и со входами блоков 14, четвертый информационный вход одного блока 14 соединен,.с выходом счетчика 13 и третьим входом блока 26, 8ыход первого элемента сравнения 20 соединен с 20 первым управляющим входом одного блока 14 коммутации, выходы второго элемента сравнения 21 соединены с первыми входами элементов И 23, 24 и 25, выход первого элемента И 23 23 соединен со вторым управляющим входом одного блока 14 и четвертым входом блока 19, на пятый вход которого подаются строчные гасящие импуль" .сы (СГИ), выход второго элемента зф

И 24 является выходом детектора зам-, кнутых областей 6, выход третьего элемента И 25 соединен с первым управляацим входом другого блока 14 и четвертым управляющим входом блока

26, выход третьего элемента сравнения 22 соединен со вторым управляющим входом другого блока 14. Первый . и второй выходы блока l9 соединены с третьим и четвертым управляющими входами одного блока 14, на пятый управляющий вход которого подаются

СГИ, а на первый тактовый вход подаются импульсы тактовой частоты.

Третий выход блока 1 9 соединен со вторым тактовым входом одного блока

14, четвертый выход - с тактовым входом второго регистра 16 пятый выход - со вторыми входами элементов И 23, 24 и 25, шестой выходс тактовым входом третьего регистра 17, седьмой, восьмой, девятый выходы - с третьим, четвертым и пятым управляющими входами другого блока

14, на первый тактовый вход которс " го подаются импульсы тактовой частоты, а второй тактовый вход соеди- нен с десятым выходом блока 19. Так тоаый вход первого регистра 15 сое36 6 динен с выходом одного блока 14, а тактовый вход четвертого регистра

18 - с выходом другого блока 14.

Четвертый информационный 61 и пятый управляющий 62 входы блока 26 являются внешними входами, а выходы блока 26 соединены с третьим и четвертым входами второго блока 27, на остальные входы которого подаются

СГИ, КГИ и импуявсы тактовой частоты.

Устройство работает следующим образом.

Блок 26 памяти (фиг. 3) имеет селекторы - мультиплексоры, выходы которых соединены с адресными входами запоминающего узла 36; с помощью которых по импульсам на управляющих входах блока 26 производится коммутация адресных входов узла 36 с ов.ределенным информационным входом. По импульсу на упрааляацем входе 62 производится запись логической единицы а те ячейки запоминающего узла

36, адреса которых равны двоичным кодам чисел, поступившим- с информационного входа 61. На информационный вход 61 поступают двоичные коды рабочих номеров тех пересечений, которые а дальнейшем нужно будет выделить.. Таким образом, при поступлении импульсов на управляющий вход 61 производится запись в заломинающий узел 36 рабочих номеров тех объектов, которые необходимо будет выделить, При поступлении на управляющие входы блока 26, соединенные с выходами первого блока 9, кодов признаков П1, П2, П3, П4 и П5 происходит считывание информации из запоминающего узла 36, причем при появлении признака П1 адресные входы соединяются с выходом двоичного счеT чика 1.3 признакоа П1, а при появлении признаков П2, П3, П4 и П5 адресные входы соединяются с выходом третьего регистра 17. При совпадении рабочих номеров на соответствующих информационных .входах блока 26 и записанных в запоминающий узел 36 на выходе последнего появляется импульс логической единицы, который, проходя через элемент И 37, поступает на вход второго блока 27, Элемент И 37 стробируется импульсами, вырабатываемыми формирователем импульсов 29 (он формирует импульсы положительной полярности по переднему фронту входного импульса) °

982036, 8

Формула изобретения

?

В ходе обработки информации может происходить смена рабочих номеров, присвоенных пересечениям, Ес ли сменился рабочий номер, записанный в запоминающем узле 36, то по импульсу с выхода элемента И 25 происходит запись логической единицы в ту ячейку запоминающего узла 36, адрес которой равен новому рабочему номеру.

Второй блок 27 имеет два запоминающих узла 55 и 56 (фиг, 4). каж" дое из которых работает либо в режиме записи, либо в режиме считы" вания, а их адресными входами управляют двоичные счетчики 53 и 54, Режимом работы запоминающих узлов

55 и 56 управляет счетный триггер

52, который меняет свое состояние с приходом СГИ. Допустим, что счет- 20 ный триггер 52 находится в.нулевом состоянии, тогда один иэ запоминающих узлов. 56 работает в режиме записи. На тактовый вход счетчика

54, управляющего его адресными входами, через элемент ИЛИ 47, элемент

И 42 и элемент ИЛИ 49 поступают импульсы пересечений с соответствующей строки (вход 58 блока выделения замкнутых областей 6). Если на счет. З0 чик поступает импульс пересечения, который необходимо выделить, то в запоминающий узел 56 по сигналу с формирователя импульсов 29 блока

26 памяти, поступающего через элемент И 44 на вход запоминающего уз" ла 56, записывается логическая единица, которая поступает на вход запоминающего узла 56 с элемента И 37 блока 26. Если на счетчик: поступа" 40 ет импульс пересечения, который не надо выделять, то в запоминающий узел 56 по соответствующему .адресу записывается логический нуль.

При поступлении на второй блок

27 селекции импульса СГИ счетчики

53 и 54 переходят в исходное состояние, а счетный триггер 52 меняет свое состояние на противоположное. В этом случае в режиме записи работает ана- ® логично описанному другой запоминающий узел 55. Запоминающий узел 56 работает в режиме считывания, На тактовый вход счетчика 54, управляющего его адресными входами, через элемент ИЛИ 46, элемент И -41 и элемент ИЛИ 49 поступают импульсы пересечений (вход 60 блока выделения замкнутых областей 6). При поступлении импульса пересечения, который необхр димо выделить, на выходе запоминающего узла 56 появляется импульс ло4 гической единицы, который, проходя через элемент ИЛИ 50, поступает на вход элемента И 45,и открывает его, пропуская тем самым на выход второго блока 27 соответствукщий импульс пересечения, Таким образом, на выход элемента И 45 поступают только те импульсы пересечений, которые необходимо выделить, При поступлении на входы злемента И 38 КГИ второй блок 27 приводится в исходное положение. Формирова= тель импульсов 51, который Формирует импульсы положительной полярности по заднему фронту СГИ, служит для приведения в соответствие информации, записанной в соответствующем запоминающем узле 55; 56 с импульсами пересечений.

Введение новых узлов позволяет существенно повысить надежность устройства по селекции заранее заданных иэображений.

Устройство для селекции иэображений объектов по авт, св. N 911569, о т л и ч а ю щ е.е с я тем, что, с целью повышения надежности, оно содержит последовательно соединенные блок памяти, входы которого подклю" чены к счетчику, к соответствующему элементу И группы, к первому блоку селекции, ко второму и третьему регистрам сдвига, и второй блок селекции, другие входы которого соединены с соответствующими элементами И и элементами задержки.

Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР

И 911569, кл. 4 06 К 9/46, 12.08.80.

982030

Составитель Т,Ничипорович

Редактор И,Петрова . Техред T.Èàòo÷êà Корректор В. Прохненко аказ 9 1 / ираж 31 дписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5 филиал . атент, г. жгород, ул. Проектная, 4