Устройство для хранения и выборки информации

Устройство для хранения и выборки информации

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<1Ц982096 (61) Дополнительное к авт. свид-ву(22) заявлено 08. 05. 81 (21) 3288902/18-24 с присоединением заявки ЭЙ (23) Приоритет

Опубликовано 15.12.82. Бюллетень Юе 46

l (5! )В1. Кл.

0 11 С 27/02

Государственный квинтет

СССР

IIo делам изобретений и открытий (53) Д (681. 327. .бб(088.8) Дата опубликования описания 1 5. 1 2 . 82

Е. А. Коломбет и Б. К. федоров

1

/ (72 ) Авторы изобретения (7l) Заявитель

I S4) устРойство ддя ХРАНКНИя

И ВЫБОРКИ ИНФОРМАЦИИ

Изобретение относится к информационно-измерительной технике и может быть использовано при проектировании аналого-цифровых преобразователей.

Известно устройство для хранения и выборки информации, содержащее два

5 дифференциальных усилителя, охвачен ных общей отрицательной обратной свя, зью, накопительный элемент и ключи в канале усиления, которые упоавляют ре-то жимом работы устройства (1 ) .

Однако это устройство имеет сравнительно большое время выборки вследствие использования ключа s канале усиления.

Наиболее близким техническим решением к изобретению является устройство для хранения и выборки информации, содержащее дифференциальный каскад, ао выполненный на первом, втором, третьем и четвертом транзисторах, причем база первого транзистора является входом устройстваi эмиттеры первого и и второго транзисторов объединены, эмиттеры третьего и четвертого транзисторов подключены и положительной шине питания, базы третьего и четвер" того транзисторов объединены и подключены к коллекторам третьего и первого транзисторов, ключ, выполненный на пятом транзисторе, коллектор которого соединен с эмиттерами первого и второго транзисторов, база пятого транзистора подключена к шине управ" пения, а эмиттер подключен к отрицательной шине питания, накопительный элемент, например конденсатор, первая обкладка которого соединена с шиной нулевого потенциала, а вторая обкладка подключена к входу буферного усилителя, выход которого соединен с базой второго транзистора, которая является выходом устройства t 2 j .

Однако данное устройство дря хранения и выборки информации из-за различных постоянных времени транзисто98209 ров дифференциального каскада при переходе к хранению имеет большое апертурное время, что сказывается на точности воспроизведения входного сигна,ла. Кроме того скорость заряда нако- пительного элемента ограничена током дифференциального каскада, что приводит к большому времени выборки.

Цель изобретения - увеличение точности быстродействия устройства. ю

Поставленная цель достигается тем, что в устройство для хранения и выборки информации введены пороговый ограничитель, выполненный на шестом и седьмом транзисторах и нагрузочном 15 элементе, и генератор тока заряда, выполненный на восьмом и девятом транзисторах и токозадающем элементе, причем коллектор и база шестого транзистора соединены с коллектором чет- 20 вертого транзистора и с первь м выводом нагрузочного элемента, коллектор и база седьмого транзистора соединены с коллектором второго транзистора и вторым выводом нагрузочного элемента,25 коллекторы восьмого и девятого транзисторов подключены соответственно к положительной и отрицательной шинам питания, база восьмого, и девятого транзисторов соединены соответственно 30 с коллекторами шестого и седьмого транзисторов, эмиттеры которых соединены с первым выводом токозадающего элемента, второй вывод которого соединен с эмиттерами восьмого и девятого транзисторов и второй обкладкой конденсатора.

На чертеже изображена функциональ-. ная схема устройства.

Устройство содержит дифференциаль- "O ный каскад, выполненный на транзисторах 1-4, ключ, выполненный на транзисторе g, пороговый ограничитель на транзисторах 6 и 7, генератор тока заряда на транзисторах 8 и 9 и токозадающем элементе 10, нагрузочный элемент 11, накопительный элемент, например конденсатор 12, буферный усилитель 13.

Устройство для хранения и выборки информации работает следующим образом. .В установившемся режиме выборки, когда с помощью управляющего напряжения на базе через транзистор g про- И текает постоянный ток, устройство работает как усилитель с глубокой отрицательной обратной связью, повторяя

6 4 на выходе входное напряжение. Токи в плечах дифференциального каскада равны 0,51, ток в выходном плече дифференциального каскада делится между нагрузочным элементов 11 (2U>+/R ) и транзисторами 6 и 7 порогового ограничителя (0,51 - 2U@g/В„). Токи транзисторов 6 и7, 8 и 9 равны, что достигается использованием s качестве б и 8, 7 и 9 согласованных пар транзисторов.

Для перевода устройства в режим хранения управляющее, напряжение изменяется так, чтобы ток через транзистор g стал равен нулю. В известном устройстве этот переход сопровождается значительными погрешностями из-за различных постоянных времени уменьшения токов через транзисторы 2 и 4, что приводит к существенному (до 100 мВ) сдвигу напряжения, хранимого на конденсаторе 12, относительно истинного значения, а также вследствие сравнительно медленного умень-. шения тока в дифференциальном каскаде.

В предлагаемом устройстве, выбрав

2U /R„yl1/ч, при переходе к хранению ток через транзисторы 6 и 7 (следовад тельно 8 и 9) уменьшается практически до нуля в первый же момент, так как для этого достаточно, чтобы напряжение на нагрузочном элементе 11 уменьшилось всего íà 100 мВ, т. е. в первый же момент перехода к хранению цепь из закрытых р-и переходов отключает запоминающий конденсатор 12 от выхода дифференциального каскада. Погрешность запоминаемого на конденсаторе 12 напряжения относительно его истинного значения равна разбросу напряжений эмиттер-база парных транзисторов 7 и

9 или 6 и 8 и может составлять 2-3 мВ.

При переходе к выборке нового значения входного напряжения ток делится между цепью транзистора б (или 7), токозадающего элемента 10 и цепью базы транзистора 8 (или 9). Сопротивление токозадающего элемента 10 выбирается так, чтобы ток через транзисторы 8 и 9 не превышал максимально допустимого импульсного значения, которое для современных маломощных транзисторов достигает 100 мА. Этот относительно большой импульсный ток и обеспечивает заряд конденсатора 12, позволяя существенно увеличить быстродействие предлагаемого устройства по сравнению с известным. Кроме того, Формула изобретения

5 982 увеличение емкости конденсатора 12 в предлагаемом устройстве позволяет дополнительно улучшать его точностные характеристики в режиме хранения, а именно уменьшить разряд конденсатора S под действием токов утечки р-и переходов.

Таким образом, предлагаемое устройство позволяет повысить точность воспроизведения входного сигнала с 1 до 0,13 и уменьшить время выборки.

Устройство для хранения и выборки информации, содержащее дифференциальный каскад, выполненный на первом, втором, третьем и четвертом транзис" торах, причем база первого транзисто- ра является входом устройства, эмиттеры первого и BTopolo транзисторов объединены, эмиттеры третьего и четвертого транзисторов подключены к по- ложительной шине питания, базы третье

ro и четвертого транзисторов объединены и подключены к коллекторам третьего и первого транзисторов, ключ, выполенный на пятом транзисторе, коллектор которого соединен с эмиттерамизв первого и второго транзисторов, база пятого транзистора подключена к шине управления, а эмиттер подключен к отрицательной шине питания, накопительный элемент, например конденсатор, ЗЗ первая обкладка которого соединена с шиной нулевого потенциала, а вторая. обкладка подключена к входу буферного усилителя, выход которого соединен с

096 б базой второго транзистора, которая является выходом устройства, о т л и-, ч а ю щ е е с я тем, что, с целью повышения точности и быстродействия устройства, в него введены пороговый ограничитель, выполненный на шестом и седьмом транзисторах и нагрузочном элементе, и генератор тока заряда, выполненный на восьмом и девятом транзисторах и токозадающем элементе, причем коллектор и база шестого транзистора соединены с коллектором четвертого транзистора и с первым выводом нагрузочного элемента, коллектор и база седьмого транзистора соединенй с коллектором второго транзистора и

sTopblN выводом нагрузочного элемента, коллекторы восьмого и девятого тоан-, зисторов подключены соответственно к положительной и отрицательной .шинам питания, базы восьмого и девятого транзисторов соединены соответственно с коллекторами шестого и седьмого

-транзисторов, эмиттеры которых соединены с первым выводом токозадающего элемента, второй вывод которого соединен с эмиттерами, восьмого и девятого транзисторов и второй обкладкой конденсатора.

Источники информации, принятые во внимание при экспертизе

1. Бахтиаров Г. Д., Малинин В.В. и Школин В. П. Аналого-цифровые преобразователи. И., "Советское радио",:.

1980, с. 136.

2. Авторское свидетельство СССР

И 841058, кл.G 11 С 27/02, 1979.

982096

Составитель Ю.Федотов

Редактор Е. Лазуренко Техред Т.Матюка.Корректор И. шароши

Заказ 9721/73 - Тираж 622 Подписное

ВНИЯПИ Государственного комитета СССР по делам изобретений и открытий

333035, Москва, %-35, Раушскан наб., д. 4/5

Филиал OllA "Патент", r, Ужгород, ул. Проектная, 4