Запоминающее устройство с контролем цепей коррекции ошибок

Запоминающее устройство с контролем цепей коррекции ошибок

Иллюстрации

Показать все

Реферат

 

ОП ИКАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<и382099

Союз Советских

Социапистичесник

Республик (6!) Дополнительное к авт. свид-ву (22)Заявлено 15 ° 05.81 (2!) 3286966/18-24 с присоединением заявки М (23) Приоритет

Опубликовано 15 ° 12. 82.6ктллетень М46

Дата опубликования описания 15.12.82 (53}N. Кл.

G 11 С 29/90

3Ьоударатееииый комитет

СССР ао- делая изобретений и открытий (53) УДК 681..327

{088.8) (72) Авторы изобретения

Н, И, Вариес и А. К. Култыгин (7! ) Заявитель. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТ80 С КОНТРОЛЕМ

ЦЕПЕЙ КОРРЕКЦИИ ОШИБОК

Изобретение относится к запоминаю> щим устройствам.

Известно запоминающее устройство . с контролем цепей коррекции ошибок, которое содержит информационный ре- гистр, регистр контрольных разрядов, 1 шифраторы записи и считывания, схемы сравнения, дешифратор, генератор кодов ошибки, блок анализа неисправностей и блок управления (1 ).

Недостатком этого устройства является его сложность.

Наиболее близким техническим решением к изобретению является запоминающее устройство с контролем цепей коррекции ошибок, содержащее информационный регистр, регистр кон-. трольных разрядов, шифраторы записи и считывания, схемы сравйения, коммутатор, дешифратор и блок управления, причем выход информационного регистра соединен с входами коммута.тора и шифратора считывания и с одним из выходов устройства, вход ко-.

2 торого подключен к входам информационного регистра и. регистра контрольных разрядов, выход последнего подключен к одному из входов первой схемы сравненич, другой вход которой

s соединен с выходом шифратора считывания, а выход - с входами дешифрато- " ра и третьей схемы сравнения, вход шифратора записи соединен с выходом коммутатора, а выход - с выходом устройства и с входом второй схемы сравнения, другой вход которой подключен.к одному из выходов дешифратора,. а выход - к.второму входу третьей:схемы Сравнения, второй выт ход дешифратора соединен с выходом устройства и вторым входом коммутатора, управляющий вход которого подключен к первому выходу блока управ20 ленин ° второй выход которого под ключен к выходу устройства t 2 1

Недостатком этого устройства является то, что оно не позволяет классифицировать и локализовать ошиб-.

099, ф тельно друг друга.

3 982 ки в цепях коррекции, что снижает его надежность.

Цель изобретения - повышение -надежности:устройства.

Поставленная цель достигается тем, что в запоминающее устройство с контролем цепей коррекции ошибок,, содержащее информационный регистр, регистр контрольной инФормации, шифраторы записи и считывания, коммутатор, схемы сравнения, первый дешифратор, накопитель и блок управления, причем выход информационного ре; гистра соединен.с первым входом коммутатора, входом. шифратора считывания и первым входам накопителя, выход которого подключен к входам информационного регистра и регистра контрольной информации, выход которого соединен с одним из входов первой схемы сравнения, другой вход которой соединен с выходом шифратора считывания, а выход - с входам первого дешифратора, вход .шифратора записи под-, ключен к выходу коммутатора, а выход - к второму входу накопителя и первому входу второй схемы сравнения,:

- второй вход которой подключен к первому выходу первого дешифратора, а выход - к одному из входов третьей схемы сравнения, другой вход которой соединен с выходом первой схеМы сравнейия, второй выход первого дешифратора под щючен к второму входу коммутатора и является одним из выходов устройства, третьи входы накопителя и коммутатора соединены с одними из выходов блока управления, введены второй. дешифратор, элемент ИЛИ и блок контроля на четкость, входы которого подключены к .выходам второй схемы сравнения, входы элемента ИЛИ соединены с выходами третьей схемы сравнения, а выходы блока контроля на четность, элемента ИЛИ и третий::: выход первого дешифратара подклю" чены к одним из входов второго деши" фратора, другой вход которого соединен с другим выходом блока управления, а выход является другим выхос

1 дом устройства.

На чертеже изображейа функцйанальная схема предлагаемого устрой" .ства.

УЧтройство содержит информационный регистр 1, регистр 2 контроль ной информации, коммутатор 3, шифратор 4 записи, шифратор 5 считывания, первую 6, вторую 7 и третью 8 схемы сравнения, первый дешифратор

9, блок 10 управления, блок 11 контроля на четность, элемент ИЛИ 12, второй дешифратор 13 и накопитель 14, Первый выход дешифратара 9 представляет собой совокупность шин, соответствующих контрольным разрядам накопителя 14, Блок 11 контроля на четнасть представляет собой цепочку полусумматорав.

Блок 10 управления может быть выполнен в виде линии задержки с соответствующими отводами или в виде распределителя сигналов, так как предназначен для формирования выходных сигналов, расположенных во времени определенным образом относиУстройство работает следующим о6разом, В режиме записи блок 10 разрешает прохождение через коммутатор 3 на входы шифратора 4 информационных щ сигналов, хранимых в регистре 1.

Одновременно эти информационные сигналы подаются на первый вход накопителя 14.

Шифратор записи формирует контрольные разряды, соответствующие определенному корректирующему коду, например коду Хэмминга с исправлением одной ошибки. Контрольные разряды подаются на второй вход накопителя 14. Кроме того, блок 10 Формирует сигнал, обеспечивающий запись в накопитель 14 инФормационных и контрольных разрядов.

В режиме считывания информационwe и контрольные сигналы из нако40 кителя 14 поступают саответственно на регистр 1 и регистр 2, Информационные сигналь1 с регистра 1 поступают на вход ..шифратора 5. При отсутствии ошибок в считанной инфор мации и правильной работе шифратора

5 контрольные сигналы, сформированные шифратором 5, полностью совпадают с сигналами, хранимыми в регистре 2. Соответственно на выходах схе® мы 6 сравнения все сигналы должны быть равны нулю, и при правильной работе схемы 6 сравнения и дешифра" тора 9 на третьем выходе последнего должен быть сигнал единицы (выбран

Я нулевой выход дешифратора 9), Если же при считывании произошла ошиб- ка, то на выходах схемы б сравнения сигналы отличны от нуля, т.е. Форми-.

982099 6 в четвертой графе — смысловое значение соответствующих сочетаний значений сигналов в первых трех граьах

0 0 0

0 1 0

1 0 0

1 0 0 0 1

0 1 1 1 0 1

1 1 ся значений) блок 10 разрешает прохож25 дение выходных сигналов дешифратора

13 на выход .устройства. Информация на выходе дешифратора 13 позволяет

40, 45

Формула изобретения

$0

Запоминающее устройство с контролем цепей коррекции ошибок, содержащее информационный регистр,. регистр контрольной информации, шифраS5 торы записи и считывания, коммутатор, схемы сравнения., первый.дешмфратор, накопитель. и блок управления, причем выход информационного регйстра соединен с первым входом

5 руется ненулевой признак. При этом сигнал на третьем выходе дешифратора

9 должен быть равен нулю и должен быть возбужен его выход, соответствующий номеру информационного разряда, в котором произошла ошибка.

Сигналы со второго выхода дешифратора 9 подаются на выход устройства и используются для коррекции ошибки, Кроме того, для проверки пра- 1 вильности,работы цепей коррекции (т,е. правильности Формирования признака, его расшифровки и т.п.) эти же сигналы поступают на вход коммутатора 3. Блок 10 в режиме считыва ния разрешает прохождение через коммутатор 3 сигналов с выхода дешифратора 9 на вход шифратора 4, Выходные сигналы шифратора 4 подаются на входы схемы 7 сравнения, на дру- 30 гой вход которой подаются сигналы с первого выхода дешифратора 9, ñîoòветствующие контрольным разрядам, Схема 7 сравнения формирует сигналы, соответствующие признаку, которые схемой 8 сравнения сравниваются с сигналами ранее сформированного признака, При правильной работе цепей коррекции сигналы на обоих входах

"схемы 8 сравнения совпадают, и все сигналы на ее .выходе равны нулю. В противном случае хотя бы один из вы- ° ходных сигналов схемы 8 соавнения отличен от нуля, причем и на выходе элемента ИДИ 12 будет сигнал, равный единице, Сигналы признака с выходов схемы 7 сравнения подаются также на входы блока 11, если код признака четный (т,е. равен нулю или содержит четное число единиц), то выход" ной сигнал блока ll равен единице, в противном случае выходной сигнал блока 11 равен нулю, Таким образом, на входы дешифратора 13 подаются три сигнала, несущие информацию о наличии или отсутствии ошибок при считывании и î правильности работы цепей коррекции, Восемь возможных сочетаний значений входных сигналов дешифратора 13 и соответствующие смысловые значения приведены в таблице в первой графе которой приведены значения выходного сигнала блока 11,. во второй графе - значения выходного игнала элемента ИЛИ 12, в третьей Графе значения выходного сигнала на нуле-. вой шине первого выхода дешифратора

Одна ошибка (s. накопителе, регистре 1 или цепи коррекции) Две ошибки

Ошибка в дешифраторе 9

Две ошибки

Ошибка в дешифраторе 9

Две ошибки

Ошибок нет

Ошибка в дешифраторе 9 или схеме сравнения 8

8 соответствующий момент времени (когда входные и выходные сигналы дешифратора 13 достигают установивших,принять однозначное решение о рабо;тоспособности устройства, например, :при "выбранных" первой, третьей, пя" той и седьмой шинах первого выхода дешифратора 13 устройство может счи:,та..ься работоспособным, в остальных случаях - неработоспособным.

Кроме того, информация на выходе дешифратора 13 может быть использована для локализации ошибок, так как дает указания на место неисправности с точностью до одного"двух блоков.

Технико-экономическое преимущество предлагаемого устройства заключается в том, что оно позволяет сбнаружить и локализовать неисправ" ности информационных цепей и цепей коррекции, что повышает его надежность по сравнению с прототипом, коммутатора, входом щифратора считы вания и первым входом накопителя, выход которого подключен к входам информационного регистра и регистра контрольной информации, выход которого соединен с одним из входов первой схемы сравнения, другой вход ко торой соединен с выходом шифратора считывания, а выход - с входом первогб дешифратора, вход шифратора записи подключен. к выходу коммута" тора, а выход - к второму входу накопителя и первому входу второй схе мы сравнения, второй вход которой

Подключен к первому выходу первого дешифратора, а выход - к одному из входов третьей схемы сравнения, друr ой вход которой соединен с выходом первой схемы сравнения, второй выход первого дешифратора подключен к второму входу коммутатора и является одним из выходов устройства, третьи входы накопителя и коммутатора соединены .с одними из выходов блока

82099 8 управления, отлич ающееся тем, что, с целью повышения надежности устройства, в него введены вто рой дешифратор, элемент ИЛИ и блок контроля на четность, входы которого подключены к выходам второй схемы сравнения, входы элемента ИЛИ соединены с выходами. третьей схемы сравнения, а выходы блока контроля

tO на четность, элемента ИЛИ и третий выход первого дешифратора подключе" ны к одним из входов второго деши». фратора, другой вход которого соединен с другим выходом блока управ"

t5 ления, а выход является другим выходом устройства, Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР ре и 744737) кл. G ll С 29/00, 1978.

2. Авторское свидетельство СССР по заявке М 3216786/18-24, кл. 6 11 С 29/00, 04,06.81 (прототип) .

ВНИИПИ .. Заказ 9723/74

Тираж 622 Подписное

° Ю

Филиал ППП "Патент", r.Óæãîðoä,óë.ÏðîåêòHàÿ,4