Управляемый делитель частоты

Управляемый делитель частоты

Иллюстрации

Показать все

Реферат

 

CoIo3 Советснмк

Соцмалмстмчесима республик

© П И < < Н И Е ((((982200

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (81) Дополнительное к авт. свид-ву (22) Заявлено 19.05.81 (21) 3290349/18-21 с присоединением заявки М— (23) Йриоритет— (51}M. Кл.

Н 03 К 23/02

1ввудврстааеык квмктат

CCCP ав делам взюврвтеий в вткрмтвй

Опубликовано 15.12.82 Бюллетень Мя 46

Дата оиублмкоаанмя описания 15 12.82 (5З) УДК 621.374..4 (088.8) —--А. С. Сидоров, Э. В. Волков, В. И. Кухннков и Н. Н. Травкин

1 -/

1 (72) Авторы изобретения (Z1) Заявитель (54) УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ!

Изобретение относится к импульсной технике и предназначено для использования в устройствах цифросинтеэа частот.

Известен управляемый делитель частоты, содержащий предварительный делитель частоты, 5 вход которого является входом устроиства, а выход соединен с первыми входами программирующего счетчика и делитель частоты с переменным коэффитптентом деления, вторые входы которых подключены к кодирующим шинам, вход делителя частоты с переменным коэффициентом деления соединен с выходом устройства и третьим входом программируто щего счетчика, выход которого соединен с

)UlpRBBJKIotgHM BxoAoM предварительного делителя частоты (11.

Недостатком этого устройства являются низкие функциональные воэможности, так как оно не позволяет получать дробный коэффициент деления. 20

Наиболее близким к предлагаемому по технической сущности является делитель частоты, содержащий предварительный целитель частоты, выход которого соединен с первыми входами программирующего счетчика н делителя частоты с переменным коэффициентом деления, второй вход которого подключен к первому выходу блока управления, второй выход блока управления соединен с первым входом блока дробных разрядов, второй вход которого соединен с выходом делителя частоты с переменным коэффициентом деления, выходом блока дробных разрядов соединен с первым входом блока введения единичных приращений, второй вход которого подключен к выходу делителя частоты с переменным коэффициентом деления, кроме того, третий вход блока введения единичных приращений подключен к третьему выходу блока управления, а выход соединен с вторым входом программируемого счетчика, выход которого соединен с управляющим входом предварйтельного делителя частоты (21.

Недостатком известного устройства является йизкое быстродействие, так как цепь, формнрукнцая управляюпптй сигнал для реализации дробной части коэффициента деления, состоит из мтырех последовательно соединенз 982200 ных функциональных узлов: делителя частоты с переменным коэффициентом деления, блока дробных разрядов, блока введения единичных приращений и программируемого счетчика.

Цель изобретения — повышение быстродей5 ствия устройства.

Поставленная цель достигается тем, что в управляемом делителе частоты, содержащем блок управления, делитель частоты с переменным коэффициентом деления, блок дробных щ разрядов, программируемый счетчик импульсов. блок введения единичных приращений и предварительный делитель частоты, выход которого подключен к первому входу программируемого счетчика импульсов и первому входу делителя частоты с переменным коэффициентом деления, второй вход которого подключен к первому выходу блока управления, а выход — к первому входу блока дробных разрядов и первому входу блока введения единичных приращений, второй вход которого подсоединен к выходу блока дробных разрядов, второй вход которого подключен к второму выходу блока управления, третий выход блока управления подсоединен к второму входу программируемогосчетчика импульсов, третий вход которого соединен с выходом делителя частоты с переменным коэффициентом деления, а выход — с третьим входом блока введения единичных приращений, 30 четвертый вход которого соединен с выходом предварительного делителя частоты, а выход — с управляющим входом предварительного делителя частоты.

На чертеже представлена структурная схема управляемого делителя частоты.

Управляемый делитель частоты содержит предварительный делитель частоты 1, вход 2 устройства, программируемый счетчик 3 импульсов, делитель частоты 4 с переменным 40 коэффициентом деления, блок 5 управления, блок 6 дробных разрядов, выход устройства

7, блок 8 введения единичных приращений.

Блок 8 введения единичных-приращений представляет собой триггер с логикой стробирования на входе.

Управляемый: делитель частоты работает следующим образом.

Импульсы входной частоты поступают через вход 2 устройства на вход предварительного

50 делителя 1 с двумя коэффициентами деления, выходной сигнал делителя 1 частоты служит для тактирования счетчика 3, делителя 4 и блока 8.

Выходной сигнал делителя 4 поступает на выход 7 устройства, на вход счетчика 3, для установки исходного состояния, на вход блока 6 для формирования сигнала дробности в следующем цикле деления и, наконец, 4 на вход блока 8 для его запуска в случае наличия сигнала дробности, поступившего от блока 6 в предыдущем цикле работы устройства. Выходной сигнал счетчика 3, возникающий после установки счетчика в состояние, отличное от нуля, поступает на соответствующий вход блока 8 для его запуска в случае отсутствия сигнала дробности, либо для подтверждения запуска в случае наличия сигнала дробности. Выходной сигнал блока 8 определяет режим работы делителя 1 с меньшим коэффициентом деления либо с коэффициентом пересчета на единицу большим. С выхода блока 5 управления поступают коды: на соответствующий вход счетчика 3 — код младших разрядов целой части заданного коэффициента деления устройства, на вход делителя 4— код старших разрядов целой части коэффициента деления, на вход блока 6 — код дробной части коэффициента деления устройства.

Если в соответствии с заданным коэффициентом деления устройства младшие разряды целой части коэффициента деления равны нулю, азначит и код,,поступающий на вход счетчика 3, равен нулю, то блок 8 не запускается и делитель 1 постоянно работает с меньшим коэффициентом деления. Если при этом с выхода блока 6 в некотором текущем цикле деления поступает сигнал дробности, то с приходом последнего выходного импульса делителя 1 текущего цикла деления устройства запускается блок 8 и на его выходе формируется сигнал, длительность которого равна одному периоду выходной частоты делителя 1, В результате в следующем цикле деления делитель 1 работает в течение первого периода своей выходной частоты с большим коэффициентом деления, что эквивалентно вычеркиванию одного импульса из последовательности импульсов входной частоты.

Если в соответствии с заданным коэффициентом деления младшие разряды целой части коэффициента деления не равны нулю, а значит и код, поступающий иа вход счетчика 3, не равен нулю, то выходной импульс делителя 4, совпадающий по времени с последним импульсом делителя 1 соответствующего цикла деления устройства, устанавливает счетчик 3 в исходное ненулевое состояние и на его выходе возникает сигнал разрешения запуска блока 8. Первый выходной импульс делителя 1 следующего цикла деления запускает блок 8. Через число выходных импульсов делителя 1, равное коду младшего разряда целой части заданного коэффициента деления, счетчик 3 устанавливается в нулевое состояние и с его выхода на соответ25

5 9822 ствующий вход блока 8 поступает сигнал сброса. Таким образом, на выходе блока 8 формируется сигнал, длительность которого равна числу периодов выходной частоты делителя 1, соответствующему заданному коду, Если при этом с выхода блока 6 на соответствующий вход блока 8 поступает сигнал дробности,то в следующем цикле работы устройства делитель 1 начинает осуществлять пересчет с большим коэффициентом деления соот- 1п ветственно на один период своей выходной частоты раньше, что эквивалентно вычеркиванию одного импульса из последовательности импульсов входной частоты.

Предложенное устройство обладает высоким 15 быстродействием, так как цепь формирования управляющего сигнала состоит из трех функциональных узлов: делителя частоты с переменным коэффициентом деления, блока дроб-, ности и блока введенияединичныхприращений, - 2п что расширяет возможности применения устройства в цифровой аппаратуре.

Формула изобретения

Управляемый делитель частоты, содержащий блок управления, делитель частоты с переменным коэффициентом деления, блок дробных разрядов, программируемый счетчик импульсов.»,, блок введения единичных приращений и пред00 6 варительный делитель частоты, выход которого подключен к первому входу программируемого счетчика импульсов и первому входу делителя частоты с переменным коэффициентом деления, второй вход которого подключен к первому выходу блока управления, а выход — к первому входу блока дробных разрядов и первому входу блока введения единичных приращений, второй вход которого подсоединен к выходу блока дробных разрядов, второй вход которого подключен к второму выходу блока управления, о т л и ч аю шийся тем, что, с целью повышения быстродействия, третий выход блока управления подсоединен к второму входу программируемого счетчика импульсов, третий вход которого соединен с выходом делителя частоты, с переменным коэффициентом деления, а выход — с третьим входом блока введения единичных приращений, четвертый вход которого соединен с выходом предварительного делителя частоты, а выход — с управляющим входом предварительного делителя частоты.

Источники информации, принятые во внимание при.экспертизе

1. Gueulle Patrik, Synthefiseur H. F. par

emission — reception, Rsdio plaus, 1979, У 385, р. 72. F. 4.

2. Авторское свидетельство СССР N 601929, кл. Н 03 К 23/02, 1975.

ВНИИПИ Заказ 9739/79 Тираж 959 Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4