Устройство синхронизации

Устройство синхронизации

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е (1982205

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски к

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 25.07.80 (21) 2964605!18-09 с присоединением заявки М (23) Приоритет (5l)M. Кл.

Н 04 L 7/08

9вударстеекьй комктет

СССР ао делам кзооретемкй к открытей (5Ç) УДК 621.394..662 (088.8) ОпУбликовано 15.12.82. Бюллетень ю46

Дата опубликования описания 15.12 82 (72) Авторы изобретения

Г. К. Болотин и Ю. К. Юрченко (71) Заявитель (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ

1о го

Изобретение относится к связи и может быть использовано в системах передачи дискретных сообщений для обеспечения тактовой и цикловой синхронизации.

Известен приемник-.синхросигнала, который содержит опознаватель синхросигнала, накопители по входу и выходу из синхронизма, кодовый разделитель, генераторное оборудование, выделитель тактовой частоты, два элемента И и элемент НЕТ (1).

Недостатками данного устройства являются низкие помехоустойчивость и быстродействие.

Наиболее близким к предлагаемому по технической сущности и достигаемому эффекту является устройство синхронизации приемной станции, содержащее последовательно соединенные формирователь тактовых импульсов, реги. стрирующий блок, выделитель синхросигнала, блок защиты, блок установки распределителя и распределитель, первый вход которого подключен к другому входу выделителя синхросигнала, второй выход — к другому входу блока установки распределителя, а к другому входу распределителя подключен выход формирователя тактовых импульсов, причем сигнальный вход регистрирующего блока является входом устройства (2).

Недостатками данного устройства являются низкие помехоустойчивость и быстродействие.

Цель изобретения — повышение помехоустойчивости.

Для этого в устройство синхронизации, содержащее последовательно соединенные формирователь тактовых импульсов, регистрирующий блок, выделитель синхросигнала, блок защиты, блок установки распределителя и распредели-, тель, первый выход которого подключен к друтому входу выделителя синхросигнала, вто- рой выход — к друтому входу блока установки распределителя, а к другому входу распределителя подключен выход формирователя тактовых импульсов, причем сигнальный вход регистрирующего блока является входом устройства, введены последовательно соединенные триггер, элемент И и элемент ИЛИ, к другому входу которого подключен элемент запрета, при этом соответствующие вы982205

3 ходы распределителя подключены к входам триггера, к первому входу элемента запрета подключен дополнительный выход блока защиты, а к второму входу элемента запрета и к другому входу элемента И подключен сигнальный вход регистрирующего блока, причем выход элемента ИЛИ подсоединен к входу формирователя тактовых импульсов.

На чертеже представлена структурно-электрическая схема устройства синхронизации.

Устройство синхронизации содержит регистрирующий блок 1, выделитель синхросигнала

2, блок защиты 3, блок установки распредели. теля 4, распределитель 5, формирователь тактовых импульсов 6, элемент И 7, триггер 8, элемент запрета 9 и элемент ИЛИ 10.

Устройство работает следукпцим образом, При включении аппаратуры триггер 8 переходит в единичное состояние, открывая элемент И 7. На:вход устройства поступает по- 20 следовательность принимаемых элементов сааб. щения. На выходе формирователя тактовых импульсов 6 формируются тактовые импульсы синхронные и синфазные с поступающими элементами сообщения. Подстройка частоты 25 и фазы формирователем 6 производится по каждому из переходов принимаемых элементов сообщения из нулевого состояния в единичное и из единичного в нулевое. Регистрирующий блок 1 определяет состояние при- Зр нимаемого элемента сообщения (единичное или нулевое) и выдает их на информационный вход выделителя синхросигнала 2. Вследствие того, что на управляющем входе распределителя 5 отсутствует сигнал разрешения, рас-З пределитель 5 остановлен (находится в исходном состоянии) и на выходе его последнего такта присутствует сигнал единичного уровня.

Поэтому выделитель синхросигнала 2 осущест. вляет; анализ принимаемых элементов сооб- @ щения на наличие в них комбинации, аналогичной фазирующей, и при ее обнаружении формирует сигнал, который через блок защиты

3 поступает на установочный вход блока установки распределителя 4, вследствие чего на

;его выходной шине формируется единичный уровень напряжения, разрешающий работу распределителя 5. Происходит пробный запуск распределителя 5, при этом на его первом. выходе формируется напряжение логиSO ческого нуля, а на тактовых информационных выходах распределителя 5 формируется по одному тактовому импульсу, сдвинутому друт относительно друга на период следования тактовых импульсов. С момента поступления атгнала разрешения распределитель 5 ведет счет импульсов, поступающих на его тактовый вход. При поступлении и-го импульса с момента запуска распределителя 5 (где n — число

4 элементов в одном цикле сообщения) на его сбросовом выходе формируется импульс, вследствие чего единичный уровень напряжения сменяется нулевым уровнем, и происходит остановка распределителя 5. При этом на его первом выходе формируется единичный уровень, а значит выделитель синхросигнала 2 осуществляет анализ записанной в неm комбинации принимаемых в данный момент времени элементов сообщения. Если эта комбинация отличается от фазирующей, то на его выходе формируется сигнал, который переводит блок защиты 3 в исходное состояние. При этом сигнал на его выходе отсутствует, и распределитель 5 остается в исходном состоянии. Поэтому на его выходе присутствует единичный уровень напряжения и выделитель 2 продолжает вести поиск синхросигнала. Если фазируюшая комбинация обнаруживается выделителем синхросигнала 2 в

m> циклах подряд, где m — коэффициент пересчета, то блок защиты 3 принимает решение о вхождении аппаратуры в цикловую синхронизацию и переключается в режим готовности поддерживать это состояние. Если теперь в одном из циклов по какой-либо причине, например из-за воздействия помех, выделитель синхросигнала 2 не обнаруживает комбинацию на прежних временных позициях, то остановки распределителя 5 не происходит, так как сигнал об отсутствии фазирующей комбинации проходит с выхода выделителя синхросигнала 2 через блок защиты 3 (сигнал автозапуска) и распределитель 5 запускается в тот же момент времени, что и при наличии фазирующей комбинации. Если фазируюшая комбинация не обнаружена выделителем 2 в m циклах подряд, где п г коэффициент пересчета, то блок защиты 3 принимает решение о потере цикловой синхронизации и переключается в режим поиска синхросигнала. В этом случае сигналы с выхода выделителя синхросигнала 2 не проходят на выход блока зашиты 3, распределитель 5 останавливается и выделитель синхросигнала 2 начинает поиск синхросигнала на новых временных позициях. Далее процесс циклового фазирования повторяется.

Одновременна с процессом циклового фазирования аппаратуры происходит процесс поэлементного фазирования (установления TRKтовой синхронизации). В момент включения аппаратуры триггер 8 устанавливается в единичное состояние„вследствие чего элемент И7 открывается и на вход формирователя 6 поступают принимаемые элементы сообщения, обеспечивая подстройку частоты и фазы тактовых импульсов. В случае запуска распределителя 5 импульс на его первом тактовом

1. Левин Л., Плоткин М. Основы построе30 ния цифровых систем передачи. М., "Связь", 1975, с. 116-118.

2. Мартыиов Е. М. Синхронизация в системах передачи дискретных сообщений, М., "Связь", 1972, с. 144 — 151, рис. 8.1 (прототип).

ВНИИПИ Заказ 9740/79 Тираж 688 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проекгная, 4

5 98220 информационном выходе переводит триггер

8 в нулевое состояние, а его перевод в единичное состояние осуществляется сигналом с тактового выхода начала фазирующей комбинации распределителя 5. Вследствие этого формирователь 6 обеспечивает подстройку частоты и фазы тактовых импульсов в режиме поиска фазирующей комбинации по всем принимаемым элементам сообщения, а в режимах пробных запусков распределителя 5, 1р в режиме циклового фазирования и в режиме поддержания синхронизма (режиме автозапуска) — только по принимаемым элементам фазирующей комбинации. В режиме автозапуска на вход формирователя 6 поступают либо все элементы принимаемого сообщения. через элементы ИЛИ 10 и запрета 9 (при отсутствии сигнала на дополнительном выходе блока защиты 3), либо только элементы фазирующей комбинации через элементы ИЛИ

10 и И 7 (при наличии сигнала на этом выходе). Длительность сигналов на выходе блока защиты 3 и моменты их появления .определяются режимом работы блока защиты 3, Предлагаемое устройство синхронизации по сравнению с известными повышает помехоустойчивость при малой длине фазируюшей комбинации, значительной величине скачков фазы входных сигналов и обеспечивает малое время вхождения в цикловую синхронизацию.

Формула изобретения

Устройство синхронизации, содержащее последовательно соединенные формирователь так5 6 товых импульсов, регистрирующий блок, вы. делитель синхросигнала, блок защиты, блок установки распределителя и распределитель, первый выход которого подключен к другому входу выделителя синхросигнала, второй выход — к другому входу блока установки распределителя, а к другому входу распределителя подключен выход формирователя тактовых импульсов, причем сигнальный вход регистрирующего блока является входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, введены последовательно соединенные триггер, элемент И и элемент ИЛИ, к другому входу которого подключен элемент запрета, при этом соответствующие выходы распределителя подключены к входам триггера, к первому входу элемента запрета подключен дополнительный выход блока защиты, а к второму входу элемента запрета и к другому входу элемента И подключен сигнальный вход регистрирующего блока (причем выход элемента ИЛИ подсоединен к входу формирователя тактовых импульсов, Источники информации, принятые во внимание при экспертизе