983707 - Устройство для вычисления элементарных функций

Устройство для вычисления элементарных функций

Иллюстрации

Показать все

Реферат

Союз Советскик

Социалистическик республик

ОП ИСАНИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

< 983707 (61 ) Допол н и тел ьное к а вт. с вид- ву (22)»<»«< 17.07.81 (21) 3315836/18-24 с присоелинением заявки № (23) Приоритет

Опубликовано 23.12.82. Бюллетень № 47 (51)М. Кл. G 06 F 7/544

Ркударстеапниб комитет

ace(ао делам иэооретеиий и открытий (53) УДК 681.325 (088.8) Дата опубликования описания 25. 12. 82

Ю.П, Журавлев, И.С. Давыдов и С.3. Куракин (,. „ (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЭЛЕМЕНТАРНЫХ

ФУНКЦИЙ

Изобретение относится к вычислительной технике и может быть исполь зовано при разработке специализированных и универсальных вычислительных машин, при введении в состав операций ЭВМ специальных команд типа в1п х, cos х, tg х, ctg х, arcsin х, е, Ъп х, sh х, arsh х, (1+х) " и тому подобных.

Известен цифровой вычислитель функ 1о ций тангенса и котангенса, содержащий т1-разрядный регистр аргумента, постоянное запоминающее устройство, блок управления, блок умножения, регистры промежуточных результатов, блок деле- 1s ния, элементы ИЛИ, выходной регистр 1).

Недостатком известного устройства является невозможность. вычисления гиперболических, логарифмических и дру- о гих функций.

Наиболее близким к изобретению по технической сущности является устройство для вычисления экспоненциаль ной функции, содержащее два одноразрядных сумматора-вычитателя комбинационного типа, два накопительных регистра, блок односторонней памяти, вентили; сдвигающий регистр, блок определения знака псевдочастного, блок анализа сходимости (схема сравнения ), блок управления, блок сброса и блок повторений итераций(2 .

Недостатком известного устройства является узкая специализация. Для создания процессора, выполняющего вычисления тригонометрических, круговых, показательных, логарифмических, гиперболических и обратных гиперболических функций, требуются большие затраты оборудования.

Целью изобретения является расширение класса решаемых задач за счет возможности дополнительного вычисления устройством тригонометрических, гиперболических и логарифмических функций.

3 9837

Поставленная цель достигается тем, что в устройство для вычисления элементарных функций, содержащее два, накопительных регистра, сумматор, первый умножитель, схему сравнения, формирователь импульсов сброса, блок управления и блок памяти, причем уп равляющие входы первого и второго накопительных регистров соединены соответственно с первым и вторым выхода- IO . ми блока управления, третий и четвертый выходы которого соединены с vnравляющими входами соответственно сум-.

1 матора и первого умножителя, выход которого соединен с информационным входом второго накопительного регистра, первым информационным входом сумматора и первым входом схемы сравнения, выход которой через формироватеЛь импульсов Сброса соединен с 20 первым входом блока управления, второй информационный вход и выход сумматора соединены соответственно с выходом и информационным входом первоto накопительного регистра, устано- 25 вочный вход которого соединен с выходом второго накопительного регистра и первым информационным входом первого умножителя, дополнительно введены второй умножитель, регистр опера- 30 ции, дешифратор операции, счетчик, коммутатор, три блока памяти, регистр констант, регистр псевдоаргумента и регистр ошибки, выход которого соединен с вторым входом схемы сравнения, управляющие входы регистра ошибки, второго умножителя, счетчика, коммутатора, регистра констант и регистра псевдоаргумента соединены соответственно с пятого по десятый выходами 40 блока управления, второй вход которого соединен через дешифратор операции с выходом регистра операции, выход счетчика соединен с информационным входом коммутатора, выходы с пер- 45 . ваго по четвертый которого соединены с входами соответственно с первого по четвертый блоков памяти, выходы которых соединены с первым информационным входом регистра констант, второй информационный вход которого соединен с выходом регистра псевдоаргумента и первым+информационным входом второго умножителя, второй информационный вход которого соединен с выходом регистра констант, выход второго умножителя соединен с информационным входом регистра псевдоаргу07 4 мента, выход которого соединен с установочным входом второго накопительного регистра, второй информационный вход первого умножителя соединен с выходом второго умножителя.

Причем блок управления содержит генератор импульсов, формирователь синхроимпульсов, три сдвиговых регистра, пять триггеров, десять групп элементов И, три элемента ИЛИ и два элемента И, входы первого и второго элементов ИЛИ и первые входы элементов И с первой по пятую групп соединены с вторым входом блока управления, выход генератора импульсов соединен с входом формирователя синхроимпульсов, выходы с первого по четвертый которого соединены с входами третьего элемента ИЛИ, выход которого соединен с синхровходами регистров сдвига, выход переполнения первого регистра сдвига соединен с первыми входами первого и второго элементов И, вторые входы которых соединены с выхода ми соответствующих элементов ИЛИ, выход первого элемента И соединен с информационным входом второго регистра сдвига, выход переполнения которого подключен к информационному входу третьего регистра сдвига и выходу второго элемента И,выходы разрядов с первого по пятый третьего регистра сдвига соединены с первыми входами со.ответственно с первого по пятый триггеров, вторые входы которых подключены к первому входу блока управления, выходы первого и второго разрядов первого регистра сдвига соединены с вторыми входами элементов И соответственно первой и второй групп, выход первого триггера соединен с вторыми входами элементов И третьей группы, третьи входы которых соединены с четвертым выходом формирователя синхроимпульсов, выход второго триггера соединен с вторыми входами элементов И четвертой и пятой групп и первыми входами элементов И шестой группы, вторые входы которых соединены с первым выходом формирователя синхроимпульсов, третьими входами элементов И чет. вертой и пятой групп и первыми входами элементов И. седьмой группы, вторые входы которых соединены с выходом пятого триггера, четвертые входы элементов И пятой группы соединены с вторым выходом Формирователя синхроимпульсов, четвертый выход которого

98-37

5 соединен с первыми входами элемен-тов И восьмой группы, вторые входы которых соединены с выходом третьего триггера, выход четвертого триггера соединен с первыми входами элемен. тов И девятой и десятой групп, вторые входы которых подключены к третьему выходу формирователя синхроимпмльсов, выход, первого разряда первого регистра сдвига соединен с первым, вторым, !0 третьим, четвертым, шестым и девятымвЂ” выходами блока управления, выход третьего разряда первого регистра сдвига соединен с первым выходом блока управления, выходы разрядов .с первого !5 по третий второго регистра сдвига .соединены соответственно с девятым, шестым и десятым выхсдами блока управления, выходы элементов И первой группы соединены с седьмым выходом 20 ,блока управления, с вторым выходом которого соединены выходы элементов И второй группы, выходы элементов И третьей группы соединены с восьмым выходом блока управления, вестой выход 25 .которого соединен с выходами элементов И четвертой и шестой групп, выходы элементов И пятой группы соединены с седьмым выходом блока управления, четвертый, второй, третий и первый 30 выходы которого соединены с выходами элементов И соответственно восьмой, девятой, десятой и седьмой групп.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - блок управления; на фиг. 3 вЂ” временные диаграммы работы отдельных блоков.

Устройство для вычисления элемен-. .тарных функций содержит блок 1 управ.ления, сумматор 2, умножители 3 и 4, регистры 5 и 6 накопительные, ре-. гистр 7 псевдоаргумента, регистр 8 констант, блоки 9-12 памяти, коммутатор,13, счетчик 14, регистр 15 операции,дешифратор 16 операции, регистр 17 ошибки, схему 18 сравнения, формирователь l9 импульсов сброса и вход 20 устройства.

Блок управления содержит генера тор 21 импульсов, формирователь 22

50 синхроимпульсов, регистры 23-25 сдви" га, триггеры 26-30,- группы 31-40 элементов И, элементы ИЛИ 41-43, элементы И 44 и 45.

На временной диаграмме { фиг. 31, 55 поясняющей работу устройства,.изобра" жены эпюры следующих управляющих сигналов:.- синхроимпульсы на выходе фор07 d мирователя синхроимпульсов (СИ!-СИ4),, импульс "Пуск", импульс сброса (У"0") сигналы пуска первого и второго умножителей, сумматора, блока памяти

t Пуск УИ-1, Пуск УМ-2, Пуск, Пуск ПЗУ), сигналы передачи содержимого одного регистра на другой, сигналы результата умножения и суммирова" ния на накопительные регистры (Р7-

" Р б, Р6 - P5, Р7 "" Р8, УМ-1 - Рб, УИ-2 « Р 7, -э Р5), сигналы увеличения содержимого счетчика на единицу (+! СчТ) .

Формирователь 19 предназначен для преобразования потенциального сигнала со схемы 18 сравнения, поступающего при достижении заданной точности вычислений, в импульсный, и выдачи его в блок 1 управления для сброса триггеров блока управления, и содержит генератор одиночных импульсов (ГОЙ) и схему распределения сигналов сброса. Схема распределения сигналов сброса задерживает .сигналы сброса управляющих триггеров 29 и,30 на время работы сумматора 2 и передачи результата суммирования с сумматора в регистр 5.

Вычисление функций в предложенном устройстве основано на использовании свойств рядов Тейлора, заключающихся в том, что: а) при вычислении рядов для различных функций выполняются одинаковые промежуточные действия (это дает возможность использовать один и тот же блок односторонней. памяти для вычисления различных функций); б } быстрая сходимость рядов обес йечивает малую емкость блоков односторонней памяти.

Тригонометрические, круговые,показательные, логарифмические, гиперболические и обратные гиперболические функции с помощью преобразований

Тейлора могут быть записаны в виде бесконечного. степенного ряда. Разложения некоторых из этих функций в ряд

Тейлора, обл 3Сти сходимости рядов и практические диапазоны изменений аргумента х приведены в табл. l.

Для вычисления функций f(x) с заданной погрешностью Ь требуется вычислить и первых членов ряда. Зависи" мость 5 =Щх,Ь) количества первых членов ряда, которые должны быть учтены при расчете, от диапазона из7 9837 менения аргумента х и заданной погрешности вычислений 5 приведены в табл.2.

Вычисление функций, приведенных в табл. 1, удобно производить по рекурентным формулам вида

5 (X )=0 +5:0 Ч(Л 1 И )

o <«=„

I где х1, i+ - реальные значения аргу- . мента и номера члена ряда соответственно;

f (x ) - значение функций;

U - значение i ãî члена ря4 да;

35 ф (х ),Ч (1 >- множители, зависящие от х и i

Выражения для М (х+) и Щ (i ) приведены в табл. 3.

Для рассматриваемых функций рекурентные соотношения, например для двоичной системы счисления с фиксирован-ной запятой, имеют вид и

1(.х )= " +r u чЖ ОЭ

YI1 у

25 и оЧ(Мк)%0 лЭ . ()

hip где rq, m, m, m m . - масштабные коэффициенты для

Функций u apry- Зо ментов;

1, если Ч =1 о

"o, m>,åñëè U0 = q(x)

Диапазойы изменения реальных значений функций и аргументов и соответ, ствующие им масштабы приведены в

35 табл. 4, где А - величина, определяющая диапазон изменения реальных значений функции т(х), В - определяет диапазон изменения значений 1 -го чле-

40 ,на ряда 0„., С - диапазон изменения реальных значений аргумента х, З - диапазон изменения количества первых. членов ряда, которые должны быть учтены при расчете. При вычислении

45 .функций по рекурентным формулам должны выполняться условия

m а„. max ) m>, mo ). (3)

Конкретные рекурентные соотношения для вычислений функций с учетом ,масштабов приведены в табл. 5. В

50 квадратных скобках указаны действия подготовительного этапа, которые сводятся к вычислению величины с (хп = (х ) вЂ” " = сх ) т,). (4Э

При выполнении основного этапа операций действия, связанные с вы07 8 числением функции f (iV ) и сравнением величины Ч„ с выполняются одновременно с другими. Анализ сходимости рядов (табл. 2) показывает, что для вычисления функций f(x) с заданной погрешностью Ь в практическом диапазоне и менения аргумента х требуется вь1числить ограниченное число первых членов ряда. Это позволяет воспользоваться табличным методом вычисления функции Ч (Ф) с помощью блоков памяти (БП).

При рассмотрении функций Ч (Р) (табл. 3) оказывается, что для различных функций f(х) функции Ц)(Ф ) описываются одной и той же формулой (например, sinx и shx; cosx и chx, arcsinx и arshx),. Это позволяет использовать одни и те же БП, хранящие значения 1 (Ж), для вычисления различных функций ф(Х), Первый БП (БП-1) используется при вычислении функции е". В каждом такте на вход БП-1 подается значение i, являющееся адресом ячейки, а на выходе снимается обратная величина 1/i.

Количество ячеек БП-1 равно 14 (табл. 2), а разрядность каждой ячейки зависит от точности представления функции 9 (Р ) и не превышает разрядности, необходимой для представления аргумента х.

Второй БП (БП-2) используется при вычислении функций sinx, cosx, shx

chx. Он состоит из 28 ячеек (табл.2).

В нечетных ячейках с адресами (2i-1) записаны значения 1/2 1 ° (2 i - 1), а в . четных ячейках с адресами 2i - значения 1/21 ° (21+1) .

Третий БП (БП-3) используется при вычислении функции сИ „ . и содерjjx. жит 23 ячейки (табл. 2), в которых

2Л-4 записаны величины

i<+4

4етвертый БП (БП-4) используется при вычислении функций arcsinx, arshx и (1 x) и содержит 120 ячеек.

-В

В ячейках с четными адресами записаны величины (21 1) /2i (21+1), необходимые для вычисления функций

arcs nõ, arshx, а в ячейках с нечетными адресами - вели чины (2 i --1) /2 i, необходимые для вычисления функций (1 + х) Таким образом, суммарная емкость всех БП, обеспечивающих вычисление функций f (x) с погрешностью не более чем 10 составляет 185 ячеек ° .

Необходимым и достаточным условием достижения заданной точности выполнения функции f(x) является выпол- $ нение логического соотношения ,p, 0 =1, (n=1 оц (Ь) )+)og m ), (5)

)=4 где U. вЂ” значение j--го разряда в двоичном представлении величины 1О I, отсчитанного вправо от запятой.

Таким образом, в устройстве реализуется следующий алгоритм вычисления элементарных функций, представленных в виде рядов Тейлора. В каждом цикле вычислений очередной чЛен ряда представляется в виде произведения трех сомножителей: значения предыдущего члена ряда, множителя, являющегося функцией от аргумента х, и множителя, являющегося функцией номера члена ряда (1), причем множитель, являющийся функцией от аргумента х для всех членов ряда имеет одно и то же значе- 5 ние и вычисляется на подготовительном этапе, а множитель, являющийся функцией от номера члена ряда, ввиду ограниченности количества вычисляемых методом с помощью постоянных запоминающих устройств (табл. 3). При выполнении основного этапа вычислений функций операции, которые могут быть выполнены одновременно с другими, совмещаются по времени (выборка констант

35 и работа первого умножителя 3, второго умножителя 4 и сумматора 2 ).

Устройство в соответствии с алго40 ритмом вычислений работает следующим образом.

Первоначально регистры 5-8, 15 и

17 и счетчик 14 устанавливаются в нулевое состояние. При поступлении в блок 1 управления сигнала запроса на

45 вычисление функции f (х), на регистр !5

- операций принимается код операции, на регистр 7 - аргумент х, на регистр 17 ошибки вЂ” значение заданной погрешности вычислений Д .Причем значения apryso мента x y 11,, нНааппрри м еарр, для двоичной системы счисления с фиксированной запятой представляются с учетом масштаба аргумента !пх, аэначения погрев- л ности вычислений с учетом масштаба функции и1 (табл. 4). Код операции с регистра 15 поступает на дешифратор 16, на выходе которого фор. мируется сигнал выполняемой операции, 9 983707 10 поступающий в блок 1 управления.

Блок 1 управления по сигналу

"Пуск" начинает вырабатывать управляющие сигналы в соответствии с временной диаграммой (фиг. 3). При этом по каждому синхроимпульсу с выхода формирователя 22 синхроимпульсов в регистрах 23-25 сдвига осуществляется последовательный сдвиг единицы, записанной вначале в регистр 23 сдвига (фиг, 2). Регистры 23 и 24 сдвига предназначены для организации подготовительного этапа, а регистр 25 сдвига - для организации основного этапа вычислений функций. Работа устройства синхронизируется четырьмя сериями синхроимпульсов (СИ1-:СИ4), сдвинутых относительно друг друга.

Рассмотрим работу устройства на примере вычисления функций з!nx, cos х, arcsin х, е, 1п вЂ”, shx, 4+)C

ch х, arsh х, (1 + х) F

На подготовительном этапе при выл+х . числении функций sin х, ln „,„

arcsin х, sh х, arsh x в регистр 6 по одному из управляющих сигналов, сформированному группой 32 (фиг. 2), передается с регистра 7 заданный арчленов ряда, вычисляется табличным гумент х, при этом структурно производится сдвиг с учетом масштаба функции m (табл. 4). При вычислении функций (1+х) cos х, е" chx в регистр 6 заносится единица с учетом масштаба функции mg. Тем самым в регистре 6 формируется начальный член ряда Оо(табл. 5). При выбранных значениях масштабных коэффициентов группа 32 вырабатывает управляющие сигналы

Р7 - Рб для arsh x;; 2 - Рб для е . 2 Р7 - Рб для Ln Я,arcsin x, 2 - Рб для сЬх; 2 Р7 - Рб для

coax> 2 - Рб для cos xi 2 Р7- Рб для 5jp х; 2 - Рб для (1 + х). +

Содержимое регистра 6 передается в регистр 5. Кроме того, на подготовительном этапе вычисляется значение псевдоаргумента г(х). Величина псевдоаргумента f (х) может принимать значение либо х (для функций (1 -х) е", либо -х (для (1+х) ., либо х йт

1 (для Ln< arcsin х, sh х, ch х), ибО х !для sin х, cos x, arsh х).

Если (х) = +x, то функция относится к первому типу, если f(х) =+ х ко второму типу. Сигналы типов операций формируются элементами ИЛИ 41 и

42. Выход первого регистра 23 сдвига

983707

11 при вычислении функций первого типа с помощью элемента И 44 подключается к входу третьего регистра 25 сдви(га, при вычислении Функций второго типа с помощью элемента И 45 - к входу второго регистра 24 сдвига. Для вычис.ления величины псевдоаргумента ф(х) х содержимое регистра 7 передается в регистр 8.и запускается умножитель 4. Результат умножения заносится в регистр 7 псевдоаргумента и хранится в нем до окончания вычислений, При выполнении операций с использованием отрицательного значе.ния псевдоаргумента Ч (х), на вход умножителя 4 выдается инверсное значение кода. На подготовительном этапе при вычислении функций cos x, ch х, (1+ х) (суммирующий счетчик сигналом с выхода группы 31 устанавливается в "1па При вычислении других

Функций суммирующий счетчик первоначально устанавливается в "0".

Основной этап вычислений для всех функций f(x) выполняется одинаково и построен па принципу глубокого совмещения тактов. В каждом такте выполняются следующие действия: а} выборка очередной константы ч (() по содержимому суммирующего счетчика 14;

2) умножение на умножителе 4 выбранной константы Ч2 (i) на псевдоаргумент Ч (x)

3) умножение на умножителе 3 со- З5 держимого накапливающего регистра 6 на результат умножения ф(х) ф (л), полученный в предыдущем такте;

4} вычисление очередного прибли женного значения фукнции путем сум- 4в мирования результата умножения, полученного на умножителе 3 в предыдущем такте, с содержимым накапливающего регистра 5, * Л 45

1® -"О+. +"Л ч=Л

5) сравнение в блоке 18 результата умножения, полученного в данном такте на умножителе 3, с содержимым регистра 17 ошибки и выдача сигнала

50 сброса в блок 1 управления при достижении заданной точности вычислений;

6) увеличение содержимого суммирующего счетчика 14 на единицу (при вычислении фчнкции-s,in х, cos x, 55

arcs in x, arsh х, sh х, ch х, (1+х) содержимое счетчика 14 увеличивается на "1" дважды).

В начале основного этапа вычислений с помощью регистра 25 сдвига управляющие триггеры 26-30 последовательно устанавливаются в "1", Единичные состояния управляющих триггеров 26-30. разрешают выработку по соответствующему синхроимпульсу элементами И 33-40 сигналов, управляющих работой устройства (фиг. 2 и 3) . Причем группа 33 вырабатывает сигналы

"Пуск ПЗУ-1" (для е"1 "Пуск ПЗУ-2" для s(n х . cos x sh х и ch х)

"Пуск ПЗУ-3" (для 1п ), "Пуск

ПЗУ-4" (агсз(п х, arsh x„ (1 + xj ).

Группа 35 вырабатывает сигналы передачи содержимого регистра 7 на вход умножителя 4 без изменения (P7 ÓÈ2) для функций с Ч (х) = х и Q (х.) = х и с инверсией (Р7 - УИ2) для функций с Я (х) = -х и (лб(х) = -х . Управляю2. щие сигналы вырабатываются периодически до сброса управляющих триггеров 26-30.

Первый такт вычислений функций

Х(х) осуществляется следующим образом.

По содержимому счетчика 14 через коммутатор 13 в зависимости от управляющего сигнала с выхода группы 33 осуществляется обращение к одному из блоков 9-12 памяти. В результате чего осуществляется выборка первой константы одного из следующих видов

2i-1 1 1

2i 2Г(7ig11 21 2 - 1

1 (2i-1) - 2i 1

2т(21,1тт 21+1 (табл. 3) . Выбранная константа принимается на регистр 8 и запускается умножитель 4 для вычисления произведения псевдоаргумента (х) íà константуЩЛ) . Полученное произведение передается на вход умножителя 3, на котором оно умножается на содержимое регистра 6.

К этому времени содержимое счетчика 14 изменяется в соответствии с логикой работы, приведенной в табл. 6, либо на "1", либо на "2". Через коммута-, тор 13 производится обращение к одному из блоков 9-12 памяти и выбирается очередная константа, которая при" нимается на регистр 8. На умножителе 4 производится умножение очередной константы p (g) на псевдоаргумент (х) .

В это время сумматор 2 суммирует содержимое регистра 5 с результатом умножения, полученным на умножитеТаблица 1

Практический диапазон изменения аргумента

Область сходимости

Разложение в ряд

Функция

f (х) 1 1 3 1 ° 3" 5

1+ вЂ” х+-.- - х : вЂ” 1вЂ” - - х . л. х с1 х) «1 (1+xT х х .х.- вЂ” „4.вЂ”

3! 5!

1х см (х1- 2

51П Х л ° ° х х2

1- вЂ” л л

1х1«ш х 211

cos x

° ° ° х х3 L

14x + 2т+ вЂ” + ° °

ix) +oo ) x) 2 х9

2 (хл вЂ” л + + ...) Ixl< 1 IxI<1

3 5 7

1+x

Т-х х, 1 ° 3»х 1.3<5 х хл вЂ” З+ 2Ó+ 2 1- 7 л...lxl» 1 I xl c !

arcsin x х

5! х> х+ вЂ” +

31 кассо 1х) 4

shx х х

1 + + 4» + ° ° °

1 х1«4 х 4

ch x х 1 3 х 1-3 ° 5 х 3 2 5 2 7 1

arsh x

13 983707 14 ле 3. Результат суммирования- заносит- Функциональwe возможности за счет ся в накапливающий регистр 5. Кроме реализации указанных функций; сэкотого, в блоке 18 производится срав- номить память, предназначенную для нение результата, полученного на умно хранения соответствующих стандартжителе 3, с содержимым регистра 17. .ных подпрограмм и констант; повысить

При достижении заданной точности вы" производительность ЭВИ за счет сокрачислений, т.е. при выполнении усло- щения в 1,5-2,0 раза времени вычислевия )0 (%, блок 19 выдает в блок 1 ния этих функций; уменьшить в 4-5 управления сигнал остановки процесса. раз загрузку арифметического уст!

О.ройства; повысить производительность

Работа устройства в следующих тек" ЗВИ за счет исключения затрат времетах производится аналогично. После ни на вызов той или иной стандартной окончания вычислений все схемы при- подпрограммы из внешней памяти в опеводятся в исходное состояние, резуль- ративную; повысить надежность ЭВИ и тат операции снимается с регистра 5. д достоверность результатов вычислений

Таким образом, использование уст- как за счет экономии памяти для подройства в универсальных и специализи- программ, так и за счет повышения рованных ЭВМ позволяет расширить производительности.

1(х) n = g(x )

2-20 к Д=2

Д 2-16

2П 8

П 6

11 14 ь!и х

10 l,0 4

0 5 2

С05 Х

0 1

2 9

1 8

1+х

1п х-1

2 5

0 1

0,25 3

0 1

ЯГБАН х

48 (1+x) "

0,5 8

0,25 4

0 1

0 1 (1-х) 0,25 4

0,5 8

Ое9999 35

0,5 5

0 1

09 10

0 5 5

0,25 4

0,1 3

six, chx 1 4

0 5 2

1 34

arcs1ï х 0 5 8

983707 l6

Табпица2.

983707

Таблица 3 !! а»»»

la x«

1л

Т-х (, „ув

arcs in x

ahx«chx гМ х

sin х" соВ х "

t(x) - (х«) - {х" ) х". (х" Э (к") (х" ) (х )

1 l l (21-1) 4 24 -1

% O.

TllfmllU3 )т(Вт2тст) ТА ттвтлВд) r!i(i%!) i!i!(27-%7пвтг

Ч7РiТ) »»»\»»f»»»»

f(X) Аи(Т(Х)(t В2(О;(С2(Х(„, D> И .!И т . mX m„! а

2 211 219 1 21 (ТФ )1/1 211

2В

2 .а)1п х

cos x

2 2 2 .1 2

1 х

1п вЂ” 2

1-х

2 2 2 1 2

2 2 2 2 2

arcs ïх 2 ьЬ х 2 ф

chx 2 г

4 2%

2 l 1 1 2

arsh х 1

Х.2"

Вм 4 Г-хч.2 4 ь(п х= х-2 +7 ". ° 2.

1.22i 2(+1

« -Ъ х2 х2 i-2

-g и Р-х1)- 2 4

cos x вЂ” 2 +2 U. -2,-(2, вЂ” -) rS „«. 2 М:Ze" = 2 4 х U.

1-1

М - - у .д

x2 i 2

2 4

9()Р) ух3

М(Ф) 21"-1 . re

23 2В . 2

2В

24. 24

-(х ) (11"-1)

rri

983707

Продолжение табл. 5

° 2

arcsin х х. 2 «Х 0- (х ) „... 2 (2i -1)

„ 1-1 2} 2н-1

1 х 2 х i -:2

1 - 2- 1 х2 х. 2 i 2 «би х 2 6

7Г РГ=Т) 5 1 - -6

2 х-2 i 2

2i 2i 4- 1

Исходное С состоя ние агам х= х +, О.

1;1 1 1

-1 х 2

Таблица 6 остояние суммирующего счетчика в тактах т (х) такт 2 такт ... К-й такт! в}п х, вЬ х, arcsin, arshx

2К

COS Х СИ Хр (1+ х)-1}т

2 К+1

% 1+ х е, l.n - вЂ”2 ... К входом блока управления, второй информационный вход и выход сумматора соединены соответственно с выходом и информационным входом первого накопительного регистра, установочный вход которого соединен с выходом второго накопительного регистра и первым ин" формационным входом nepsoro умножителя, о т л и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач эа счет возможности дополнительного вычисления устройством тригонометрических, гипе}зболических и логарифмических функций, в него введены второй умножитель, регистр операции, дешифратор операции, счетчик, коммутатор, три блока памяти, регистр констант, регистр псевдоаргумента и регистр ошибки, выход которого соединен с вторым входом схемы сравнения, управляющие входы регистра ошибки, «

1+х -1 " 2i-1

1п х 2+,}: U. x j вЂ”.. 2

1-х 1 1 1 -г 2}1 вакх х 2 1 .» }} 2 °

* - - и х Д 2

1-12 i 21+1

Формула изобретения

1. Устройство для вычисления элементарных функций, содержащее два накопительных регистра, сумматор, первый умножитель, схему сравнения, формирователь импульсов сброса, блок уп- равления и.блок памяти, причем управ.ляющие входы первого и второго накопительных регистров соединены соответственно с первым и вторым выходами блрка управления, третий и четвер50 тый выходы которого соединены с управ« ляющими входами соответственно сумматора и первого умножителя, выход которого соединен с информационным входом второго накопительного регистра, первым информационным входом суммато- 5 ра и первым входом схемы сравнения, выход которой через формирователь им- пульсов сброса соединен с первым

-6 х2х i.2

07 22 вторые входы которых подключены к первому входу блока управления, выходы первого и второго разрядов первого регистра сдвига соединены с вторыми входами элементов И соответственно первой и второй групп, выход первого триггера соединен с вторыми входами элементов И третьей группы, третьи входы которых соединены с четвертым выходом формирователя синхроимпульсов, выход второго триггера соединен с вторыми входами элементов И четвертой и пятой групп и первыми входами элементов И шестой .руппы, вторые входы которых соеди,нены с первым выходом формирователя синхроимпульсов, третьими входами эле» ментов И четвертой и пятой групп и первыми входами элементов И седьмой группы, вторые входы которых соединены с выходом пятого триггера, четвертые входы элементов И пятой груп.пы соединены с вторым выходом формирователя синхроимпульсов, четвертый выход которого соединен с первыми входами элементов И восьмой группы, вторые входы которых соединены с выходом третьего триггера, выход четвертого триггера соединен с первыми входами элементов И девятой и десятой групп, вторые входы которых подключены к третьему выходу формирова" теля синхроимпульсов, выход первого разряда первого регистра сдвига соединен с первым, вторым, третьим, четвертым, шестым и девятым выходами блока управления, выход третьего разряда первого регистра сдвига соединен с первым выходом блока управления, выходы разрядов с первого по третий второго регистра сдвига соеди,нены соответственно с девятым, шестым и десятым выходами блока управления, -выходы элементов И первой группы,соединены с седьмым выходом блока управления, с вторым выходом ко торого соединены выходы элементов И второй группы, выходы элементов И третьей группы соединены с восьмым выходом блока управления, шестой выход которого соединен с выходами элементов И четвертой и шестой групп,, выходы элементов И пятой группы

=оединены с седьмйм выходом бло а управления, четвертый, второй, гретий и первый выходы которого

:оединены с выходами элементов и

21 9837 второго умножителя, счетчика, комму- татора, регистра констант и регистра псевдоаргумента соединены соответственно с пятого по десятый выходами блока управления, второй вход 5 которого соединен через дешифратор операции с выходом регистра операции, выход счетчика соединен с информационным входом коммутатора, выходы с первого по четвертый которого соединены с входами соответственно с первого по четвертый блоков памяти, выходы которых соединены с первым информационным входом регистра консттант, второй информационный вход которого соединен с выходом регистра псевдоаргумента и первым информационным входом второго умножителя, второй информационный вход которого соединен с выходом регистра констант,,выход 20 второго умножителя соединен с информационным входом регистра псевдоаргумента, выход которого соединен с установочным входом второго накопительного регистра, второй информационный 25 вход первого умножителя соединен с выходом второго умножителя.

2. Устройство по и. 1; о т л и " ч а ю щ е е с я тем, что блок управ- 3О ления содержит генератор импульсов, формирователь синхроимпульсов, три сдвиговых регистра, пять триггеров, десять групп элементов И, три элемента ИЛИ и два элемента И, входы первого и второго элементов ИЛИ и

35 первые входы элементов И с первой по пятую групп соединены с вторым входом блока управления, выход генератора импульсов соединен с входом формирователя синхроимпульсов, выходы с первого по четвертый которого соединены с входами третьего элемента ИЛИ, . выход которого соединен с синхровходами регистров сдвига, выход пере"

45 полнения первого регистра сдвига соединен с первыми входами первого и второго элементов И, вторые входы ко-, торых соединены с выходами соответствующих элементов ИЛИ, выход первого элемента И соединен с информационSO ным входом второго регистра сдвига, выход переполнения которого подключен к информационному входу третьего регистра сдвига и выходу второго элемента И, выходы разрядов с первого по пятый третьего регистра сдвига соединены с первыми входами соответст-. венно с первого по пятый триггеров, 23 соответственно восьмой, девятой, десятой и седьмой групп.

Источники информации, принятые во внимание при экспертизе

983707

1. Авторское свидетельство СССР 595738, кл. G 06 F 7/548, 1978.

2. Авторское свидетельство СССР

1 538366, кл, G 06 F 7/556, 1976

5 (прототип) .

983707 а4Ьумайююю

ВНИИПИ Заказ 9924/58 Тираж 731 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Устройство для вычисления элементарных функций

Патент 983707