Устройство для регистрации однократных сигналов

Устройство для регистрации однократных сигналов

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социапистических

Респубпик

ОП ИСAНИ ««983741

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ. (61) Дополнительное к авт. свид-ву (5))М. Кл. (22) За" влено 03. 11 80 (21) 3000084/18-24 с присоединением заявки,%

G 09 G 3/00

)ооудеротесниый комитет

СССР (23) Приоритет ео делаи изобретений и открытий

Опубликовано 23 ° 12.82, Бюллетень М 47 (53) УДК Б81.327. .11(088.8) Дата опубликования описания 27.12.82

А.M. Беркутов, И.П. Гиривенко, Е.М. Прошин и В.Н. Штырков (72) Авторы изобретения (71) Заявитель

Рязанский радиотехнический институт (54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ

ОДНОКРАТНЫХ СИГНАЛОВ

Изобретение относится к автоматике и вычислительной технике и может быть использовано для исследования однократных сигналов.

Известно устройство для регистрации однократных сигналов, содержащее усилитель, аналого-цифровой преобразователь АЦП), коммутатор, блок памяти, индикатор и блок управления (1), Недостатком этого устройства является большая емкость памяти, необходимая для регистрации сигнала с высокой точностью, Наиболее близким к изобретению по технической сущности является устройство для регистрации однократных сигналов, содержащее усилитель АЦП, две схемы сравнения, индикатор, генератор импульсов, два блока памяти, пять счетчиков, элемент ИЛИ, блок выделения границ сообщения, формирователь кода коммутатор и блок управления 2).

Недостатком известного устройства является низкая точность регистрации, вызванная увеличением интервала дискретизации.

Цель изобретения — повышение точности регистрации однократных сигналов.

Указанная цель достигается тем, что в устройство, содержащее аналогоцифровой преобразователь, вход кото1О рого является входом устройства, а выход подключен к первому входу первой схемы сравнения, выходы которой соединены с первыми входами блока управления и первого блока памяти, 15 второй вход первого блока памяти соединен с первыми входами второго и третьего блоков памяти и первым выходом блока управления, второй, выход которого подключен к входу обнуления первого счетчика, выход которого соединен с вторым входом третьего блока памяти, а счетный вход с первым выходом генератора импульсов, второй, третий и четвертый выходы генератора импульсов подключены к второму входу блока управления и счетным входам второго и третьего счетчиков соответственно, выход третьего счетчика соединен с первым входом индикатора, а выход второго счетчика — с первым входом второй схемы сравнения, второй вход которой подключен к входу обнуления второго !о счетчика и выходу третьего блока памяти, а выход — к третьему входу блока управления, введены два регистра, информационные входы которых подключены к выходу аналого-цифрового преобразователя, а управляющие входы - к второму и третьему выходам блока управления соответственно, вычитатель, первый вход которого соединен с выходом аналого-цифрового преобразователя, а второй вход — с вторым входом первой схемы сравнения и выходом первого реГистра, накапливающий сумматор, информационный вход которого подключен к выходу вычитате- >> ля, выход - к второму входу второго блока памяти, а управляющий вход к второму выходу блока управления, и блок восстановления сигнала, первый, второй и третий информационные, управляющий и синхронизирующий входы которого соединены с выходом второго регистра, выходом первого блока памяти, выходом второго блока памяти, четвертым выходом блока управления и пятым выходом генератора импульсов сооответственно, а выход соединен с вторым входом индикатора.

Причем блок управления содержит первый коммутатор, первый вход кото4а рого соединен с первым входом элемента ИЛИ и является первым входом блока, второй вход является третьим входом блока, а выход является первым выходом блока, третий вход первого коммутатора подключен к выходу триг45 гера и является четвертым выходом блока, а нулевой вход триггера соединен с выходом четвертого счетчика, счетный вход которого является вторым входом блока, вход обнуления чет- 5О вертого счетчика соединен с единичным входом триггера, вторым входом элемента ИЛИ, выходом переключателя и является вторым выходом блока, а выход элемента ИЛИ является третьим выходом блока.

Кроме того, блок восстановления сигнала содержит второй коммутатор, 1 ф первый вход которого является синхронизирующим входом блока, второй вход подключен к выходу третьей схемы сравнения, а выход - к первому входу пятого и шестого счетчиков, второй и третий входы пятого счетчика являются соответственно первым и вторым информационными входами блока, а выход — выходом блока, второй вход шестого счетчика является управляющим входом блока, а выход подключен к первому входу третьей схемы сравнения, второй вход которой является третьим информационным входом блока.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 — исследуемый и преобразованный сигналы, на фиг. 3 таблица преобразования приращений сигнала.

Устройство содержит АЦП 1, первый регистр 2, второй регистр 3, вычитатель !, накапливающий сумматор 5, первый блок 6 памяти, второй блок 7 памяти, блок 8 восстановления сигнала, индикатор 9, первую схему 10 сравнения, генератор 11 импульсов, первый счетчик 12, третий блок 13 памяти, второй счетчик 14, вторую схему 15 сравнения, блок 16 управления, третий счетчик 17, переключатель 18, элемент ИЛИ 19, первый коммутатор 20, триггер 21, четвертый счетчик 22, пятый счетчик 23, третью схему 24 сравнения, второй коммутатор 25, шестой счетчик 26.

Перед началом работы устройства блоком 16 управления обнуляется первый счетчик 12 и накапливающий сумматор 5.

Входной сигнал х(с) преобразуется в цифровой код ЛЦП 1 через равные интервалы времени К. Первое закодированное значение сигнала x(t ) зао поминается в первый 2 и во второй 3 регистры. Первая схема 10 сравнения сравнивает ранее запомненное значение сигнала x(t ) первым регистром

2 с последующими дискретными значениями сигнала, поступающими с выхода

АЦП 1.

При различии сравниваемых значений сигнала (й †t ) модуль приращения

Ьх = (х(1о) — х(1„)j с выхода вычитателя 4 поступает на накапливающий сумматор 5, где суммируется с нулем.

На блок управления 16 при этом поступает управляющий сигнал с первой схемы 10 сравнения, под действием кото1 6 суммирования модулей приращений hx х, д х в распределительном коде (0...01000) путем наложения его на предшествующие значения приращений ус4 (0...01), ЬХ2(0...010). Одновременно с этим в первый регистр 2 записывается дискретное кодированное значение сигнала ХЩ, которое затем сравнивается с последующими дискретными кодированными значениями сигнала и т.д.

При окончании регистрации сигнала x(tj по первому дискретному значению сигнала, по знакам приращей и результатам суммирования прира1 щений 6 х блок восстановления сигнала 8 восстанавливает дискретные значения сигнала х().

Далее по дискретным значениям сигнала x(t ) и соответствующим от3 счетам времени t происходит восста1 новление и отображение формы сигнала x(t) .

Восстановленное дискретное значе" ние сигнала x(t ) определяет положение светящейся точки на индикаторе 9 по вертикали> а код третьего счетчи" ка 17 — по горизонтали.

С появлением на выходе блока 8 восстановления сигнала нового дискретного значения сигнала x(t ) со второго счетчика 14 на первый вход второй схемы 15 сравнения поступает предшествующий отсчет времени а на второй вход второй схемы 15 сравнения — последующий отсчет времени t с выхода третьего блока 13 памяти. С каждым тактом воспроизведения f происходит смещение светящей ся точки x(t, ) на индикаторе 9 по горизонтали. После высвечивания

1 (----------) точек с амплитудой хЯ; )

Ь+, 1 вторая схема 15 сравнения выдает управляющий сигнал на блок 16 управления, при этом из блоков 6, 7 и 13 памяти считывается последующая информация. С появлением на выходе блока 8 восстановления сигнала нового дискретного значения сигнала x(tg+g) со второго. счетчика 14 на первый вход второй схемы 15 сравнения поступает предшествующий отсчет времени с, а на второй вход второй схемы 15 сравнения — последующий отсчет времени с выхода третьего блока 13 па +(- 1 мяти. Следующие (- ) точек

5 98374 рого на первый 6, второй 7 и третий

13 блоки памяти поступают сигналы, необходимые для записи информации. В первый блок 6 памяти запоминается знак (» приращения Ьх, поступающий с выхода первой схемы 10 сравнения, во второй блок 7 памяти — в распределительном коде модуль приращения рх (0...01) поступающий с выхода накапливающего сумматора 5, в третий 10 блок памяти 13 — отсчет времени поступающий с выхода первого счетчика 12. Одновременно с этим в первый регистр 2 записывается дискретное кодированное значение сигнала х(1 ), 15 которое затем сравнивается с последующими дискретными кодированными значениями сигнала, поступающими с д(.(п ((ри различии: сравниваемых эначе- gp ний сигнала (с=1. ) модуль приращенияb.x< = (x(t<) — x(t<) } с выхода вычитателя 4 поступает на накапливающий сумматор 5, где суммируется с предшествующим модулем приращения 25 х,(. На блок 16 управления при этом поступает управляющий сигнал с первой схемы 10 сравнения, под действием которого на первый 6, второй 7 и третий 13 блоки памяти поступают сигна- gp лы, необходимые для записи информации. В первый блок 6 памяти запоминается знак ч 2 приращения A х2, во второй блок 7 памяти - результат суммирования модулей приращений ЬХ4, х в расйределительном коде(0...010) путем наложения его на предшествующее значение приращения Д х,((0...01).

Одновременно с этим в первый регистр

2 записывается дискретное кодирован- 40 ное значение сигнала х(Й2), которое затем сравйивается с последующими дискретными кодированными значениями си гнала.

При различии сравниваемых значений сигнала (t=t>) модуль приращения Ь х = f х(С ) х (y) j с выхода вычитателя 4 поступает на накапливающий сумматор 5; где суммируется с предшествующими модулями приращений

° 50

bx4,Üx . На блок 16 управления.при этом поступает управляющий сигнал с первой схемы 10 сравнения, под действием которого на первый 6, второй 7 и третий 13 блоки памяти посту55 пают сигналы, необходимые для записи информации. В первый блок 6 памяти запоминается знак Ц приращения «, во второй блок 7 памяти — результат

741

Формула изобретения

7 g33 высвечиваются с амплитудой x(,t. „„ ) .ф и т.д.

Восстановление дискретных значений сигнала происходит следующим образом. При окончании регистрации шестой счетчик 26 обнуляется. Первое дискретное значение сигнала х() с выхода второго регистра 3 устанавливается в пятый счетчик 23. Результат суммирования модулей приращений с выхода второго блока 7 памяти поступает на один из входов третьей схемы 24 сравнения. Если код шестого счетчика 26 меньше, чем результат суммирования модулей приращений, то третья схема 24 сравнения пропускает импульсы частотой k ° Е> (ky)1) с выхода генератора 11 импульсов через второй коммутатор 2 до тех пор, пока коды, сравниваемые третьей схемой

24 сравнения, не будут равны. Шестой счетчик 26 работает все время на суммирование, а пятый счетчик 23 — либо на суммирование, либо на вычитание в зависимости от считанного знака приращения (. Таким образом на вы1 ходе пятого счетчика 23 получаем восстановленные дискретные значения сигнала х )).

Блок 16 управления управляет работой устройства.

Перед началом регистрации переключателем 18 обнуляется накапливаю- щий сумматор, первый 12 и четвертый 22 счетчики, во второй регистр

3 устанавливается первое дискретное значение сигнала x(t ), триггер

21 устанавливается в режим, соответствующий записи информации в блоки

6, 7 и 13 памяти.

При различии кодов, сравниваемых первой схемой 10 сравнения, вырабатывается управляющий сигнал, который, во-первых, проходит через элемент

ИЛИ 1g и устанавливает в первый регистр 2 текущее кодированное значение сигнала x(t), во-вторых, проходит через коммутатор 20 на блоки памяти 6, 7 и 13, при этом в них записывается соответствующая информация.

Четвертый счетчик 22 считает тактовые импульсы. При его переполнении. триггер 21 устанавливается в состояние, соответствующее считыванию информации из блоков 6, 7 и 13 памяти, Затем обнуляется шестой счетчик 26.

При равенстве кодов, поступающих на вторую схему 15 сравнения, выра15

ЗО

35 о

Ьатывается управляющий сигнал, который проходит через коммутатор 20 на блоки 6, 7 и 13 памяти,при этом из них считывается соответствующая информация.

Устройство повышает точность регистрации за счет более эффективного использования емкости блоков памяти, 1. Устройство для регистрации однократных сигналов, содержащее аналого-цифровой преобразователь, вход которого является входом устройства, а выход подкпючен к первому входу первой схемы сравнения, выходы которой сосдинены с первыми входами блока управления и первого блока памяти, второй вход первого блока памяти соединен с первыми входами второго и третьего блоков памяти и первым выходом блока управления, второй выход которого подключен к входу обнуления первого счетчика, выход которого соединен с вторым входом третьего блока памяти, а счетный вход— с первым выходом генератора импульсов, второй, третий и четвертый выходы генератора импульсов подключены к второму входу блока управления и счетным входам второго и третьего счетчиков соответственно, выход третьего счетчика соединен с первым входом индикатора, а выход второго счетчика — с первым входом второй схемы сравнения„ второй вход которой подключен к входу обнуления второго счетчика и выходу третьего блока памяти, выход — к третьему входу блока управления, о т л и ч а ю щ е ес я тем, что, с целью повышения точности устройства, оно содержит два регистра, информационные входы которых подключены к выходу аналого-цифрового преобразователя, а управляющие входы — к второму и третьему выходам блока управления соответственно, вычитатель, первый вход которого соединен с выходом аналогоцифрового преобразователя, а второй вход — с вторым входом первой схемы сравнения и выходом первого регистра, накапливающий сумматор, информационный вход которого подключен к выходу вычитателя, выход — к второму входу второго блока памяти, а управляющий вход — к второму выходу бло98 ка управления, и блок восстановления сигнала, первый, второй и третий информационные, управляющий и синхронизирующий входы которого соединены с выходом второго регистра, выходом первого блока памяти, выходом второго блока памяти, четвертым выходом блока управления и пятым выходом генератора импульсов соответственно, а выход соединен с вторым входом .индикатора .

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок управ-. ления содержит первый коммутатор, первый вход которого соединен с первым входом элемента ИЛИ и является первым входом блока, второй вход является третьим входом блока, а выход является. первым выходом блока, третий вход первого коммутатора подключен к выходу триггера и является четвертым выходом блока, а нулевой вход триггера соединен с выходом четвертого счетчика, счетный вход которого является вторым входом блока, вход обнуления четвертого счетчика соединен с единичным входом триггера, вторым входом элемента ИЛИ, выходом переключателя и является вторым выходом блока, а выход элемента ИЛИ является третьим выходом блока.

3741 10

3. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок восстановления сигнала содержит второй коммутатор, первый вход которого является синхронизирующим входом блока, второй вход подключен к выходу третьей схемы сравнения, а выход - к первому входу пятого и шестого счетчиков, второй и третий входы пятого

1о счетчика являются соответственно первым и вторым информационными входами блока, а выход - выходом блока, второй вход шестого счетчика является управляющим входом блока, а выход

ts подключен к первому входу третьей схемы сравнения, второй вход которой являетея третьим информационным входом блока. го Источники информации, принятые во внимание при экспертизе

1. Гормон Коннели. Простая система для цифровой регистрации данных импульсного эксперимента по изучению кинетики химических реакций. - "Приборы для научных исследований", 1972, у 8.

2. Авторское свидетельство СССР

У 858075, кл. G 06 K 15/00, 1981 (прототип),