Устройство цикловой синхронизации

Устройство цикловой синхронизации

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОУСКОМУ СВИДЕТЕЛЬСТВУ (iii985962

Союз Соввтскик

Соцмаямстмчвскмз

Республик

{6! ) Дополнмтельное к авт. саид-ву(22)Заявлено 23.06.81 (21) 3307959/18-09 с присоединением заявки же(23) Приоритет

Опубликовано 30. 12.82. Бюллетень № 48

Дата опубликования описания 05.01.83 (5l)M. Кл.

Н 04 1. 7/08

9йфморотокииык комитет

СССР ю доим изаоретвиий и открытий (53) УДК 621.394. .147(088.8) А.H.Áåëååè÷, Л.П.Диденко, IO.С.Ицкович, Ф.Э.

В.А.Молотков и О.И.Веховцов (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ

Изобретение относится к радиотехнике и может быть использовано в системах передачи дискретной информации.

Известно устройство цикловой синхронизации, содержащее последовательно соединенные генератор тактовых импульсов, распределитель, первый элемент И, интегратор и пороговый элемент, выход которого подключен к о второму входу распределителя,сдвиговый регистр, выходы которого соединены с входами дешифратора и элемента равнозначности, а также пер-. вый блок сравнения, первый накопитель и второй элемент И (1) .

Однако известное устройство обес. печивает малую помехоустойчивость, 1так как не обеспечивает удержание . 20 синхронизма в условиях интенсивных помех.

Цель изобретения - повышение по мехоустойчивости.

Для достижения поставленной цели в устройство цикловой синхронизации,, содержащее последовательно соединен 1 ные генератор тактовых импульсов, распределитель, первый элемент И, интегратор и пороговый элемент,выход которого подключен к второму входу распределителя, сдвиговый регистр, выходы которого соединены с входами дешифратора и элемента равнозначности, а также первый блок сравнения, первый накопитель и второй элемент И, введены датчики верхнего и нижнего порога, два блока сравнения . второй накопитель, три вентиля ИЛИ и триггер, при этом второй выход генератора тактовых импуль-. сов подключен к входу сдвигового регистра и через первый элемент ИЛИ к счетному входу триггера, выходы которого подключены к первым входам первого и второго вентилей, к вторым входам .которых подключен выход элемента равнозначности, а выходы ука15

3 98596 эанных вентилей подключены к входам соответствующих накопителей, выход первого накопителя подключен к первым входам первого и второго блоков сравнения, выход датчика нижнего порога подключен к второму входу первого блока сравнения, выход которого через второй элемент И соединен с вторым входом первого элемента ИЛИ, выход датчика верхнего to порога подключен к вторым входам второго и третьего блоков сравнения, к первому входу последнего подклю чен выход второго накопителя,выход третьего блока сравнения подключен к второму входу второго элемента И и к первому входу второго элемента ИЛИ, к второму входу кото. рого подключен выход второго блока сравнения, а выход второго элемента 2о

ИЛИ через третий вентиль, к второму входу которого подключен третий выход генератора тактовых импульсов, подключены к вторым входам первого и второго накопителей, причем первый рход второго вентиля объединен с вто-. рым входом первого элемента И, к гретьему входу которого подключен выход дешифратора, подключенный к второму входу интегратора, третий вход которого соединен с вторым выходом распределителя, первый вход которого объединен с третьим входом второго элемента И.

На чертеже представлена структурная схема устройства. Устройство цикловой синхронизации; содержит генератор 1 тактовых импуль-, сов, сдвиговый:регистр 2, дешифратор 3, первый элемент И 4, распределитель 5, первый элемент ИЛИ 6, триггер 7, первый и второй вентили 8 и

9, элемент 10 равнозначности, первый накопитель 11, первый и второй блоки

12 и 13 сравнения, датчик 1ч нижнего порога, второй элемент И 15, второй накопитель 16, третий блок 17 сравнения,датчик 18 верхнего порога, второй элемент.ИЛИ 19, третий вентиль 20, интегратор 21, пороговый элемент 22.

Устройство работает следующим образом.

Синхропоследовательнооть двоичных символов (0 и 1.), закодированная защитным кодом (символ 0 закодирован двумя элементами 1 О. 1, а 1 - 10 и искаженная помехами при передаче сигналов по каналу связи, накапливается в сдвиговом регистре 2, содер2 4 жимое которого сдвигается в каждом такте под воздействием тактовых импульсов генератора 1 с одновременной записью в первый разряд очередного элемента кода. Сигналы с выхода всех разрядов сдвигового регистра 2 поступают на дешифратор 3, на выходе которого, Формируется единичный логический сигнал в случае точного или приблизительного совпадения кода, накопленного в сдвиговом регистре 2 с защитным кодом синхропоследовательности.

Одновременно сигналы с выходов первых двух разрядов сдвигового регистра 2 поступают на элемент 10 равнозначности, на выходе которого формируется единичный сигнал в случае равенства двух элементов защитного кода, поступивших на вход устройства последними. При поступлении на вход целого числа символов основного кода, соответствующего целому числу подциклов и четвертому числу элементов защитного кода, на выходе элемента 10.равнозначности формируется, как правило, нулевой сигнал, соответствующий неискаженным элементом одного последнего подцикла

) 01 или 10, и только при искажении помехой одного из элементов защитного кода, что соответствует стиранию символа основного. кода (00) или 11), на выходе элемента,10 рав-. нозначности формируется единичный сигнал.

Тактовые импульсы со второго выхода генератора 1 поступают также через первый элемент ИЛИ 6 на счетный вход триггера 7. При этом если эти такты соответствуют истинной фазе подцикла, т.е. моментам, когда "прошло целое число подциклов и в.сдвиговом регистре 2 записано целое число символов основного кода, то второй вентиль 9, открываемый в укаэанных тактах., пропускает сравнительно мало единичных сигналов от элемента 10 равнозначности на второй накопитель

16. А первый вентиль 8, открываемый сигналом с инверсного выхода триггера

7, пропускает сравнительно много единичных импульсов с элемента lO равнозначности на первый накопитель 11.

8 результате содержимое. первого накопйтеля ll растет быстрее содержимого второго накопителя 16 и раньше достигает верхнего порога, ° поступающего с датчика l8 на блоки 13 и 17

962 6

° на противоположное, вследствие чего корректируется фаза подцикла и устра" няется сбой подцикловой синхронизации. Вместе с тем сигнал с третьего блока 17 сравнения через элемент

ИЛИ 19 и третий вентиль 20 опнуляет первый и второй накопители 11 и 16, после чего их работа начинается сна.чала.

Сигнал о наличии синхронизма на выходе первого элемента И 4, который является выходом устройства, Формируется только при условии расхождения распределителя 5 (импульсоф в состоянии истинной фазы, наличия сигнала совпадения на выходе дешифратора 3 и нахождения триггера 7 в состоянии истинной фазы подцикловой синхронизации.

Одновременно сигнал с выхода первого элемента И 4 обнуляет интегра.тор 21. При отсутствии синхронизиа . s ячейках интегратора 21, количество которых равно числу состояний распределителя 5 (импульсов), накапливается сигнал дешифратора 3, соответствующий различным состояниям распределителя 5 (импульсов ). В случае, если в одной из ячеек интегратора 21 содержимое превысит заданный порог, то на выходе порогового элемента 22

Формируется сигнал, устанавливающий распределитель 5 (импульсов1 в состояние истинной фазы.

Устройство цикловой синхронизации обеспечивает повышение помехоустойчивости при кодировании синхропоследовательности защитным кодом и высоком уровне помех, так как при высоком уровне помех для поддержания устойчивого синхронизма дешифратор

3 настраивается на приблизительное совпадение с синхропоследовательностью, а такое приблизительное совпадеыие может возникнуть в нежелательные моменты времени при сдвиге кода синхропоследовательности на дробное число подциклов, при большом количестве стираний символов синхропоследовательности,в результате чего возникает воэможность поддержания состояния ложного синхронизма,которую устраняет использование третьего входа у первого элемента И 4 и подключение к нему сигнала подцикловой .синхронизации от триггера 7.

Формула .изобретения

Устройство цикловой синхронизации, содержащее последовательно соединен5 -985 сравнения, При этом на входе второго. блока 13 сравнения Формируется единичный сигнал, который проходит через второй элемент ИЛИ 19 на третий вентиль 20 и совпадает с импульсом третьего выхода генератора 1 тактовых импульсов, который задержан относительно импульса первого выхода генератора 1 тактовых импульсов íà BpeMR меньшее периода тактовых импульсов.

В результате на выходе третьего вентиля 20 формируется сигнал, обнуляющий первый и второй накопители ll u

16, после чего работа накопителей начинается сначала изложенным выше способом.1

Сигнал первого накопителя 11 поступает также на первый блок 12 сравнения, на выходе которого Формируется единичный сигнал в случае, когда поступающий сигнал меньше нижнего порога; поступающего от дат" чика 14 нижнего порога. При высоком уровне помех, когда большое число символов основного кода оказывается стертым и содержимое второго накопителя 16 растет достаточыо быстро, она может достичь верхнего порога раньше, чем в первом накопителе 11. Если к этому моменту времени соде цуи- мое первого накопителя 11 все же превысило нижний порог, то единичный сигнал формируется на выходе третьего блока 17 сравнения и. через второй элемент ИЛИ 19 и третий вентиль 20обнуляет первый и второй накопители 11 и 16, после чего накопление начинается сначала.

Если же содержимое второго накопителя 16 достигло верхнего порога, а содержимое первого накопителя 11 о. растет так медленно, что еще не до-:стигло нижнего порога, что наиболее вероятно при сбое подцикловой синхронизации, когда целому числу подцик- ., лов соответствует нулевой сигнал на

4$ прямом выходе триггера 7, то единичные сигналы Формируются сразу на двух первом и третьем блоках 12 и

17 сравнения. При этом на выходе второго элемента И 15 формируется импульс, совпадающий по времени с импульсом первого выхода генератора

1 тактовых импульсов, который занимает промежуточное положение между ,импульсами первого и третьего выхо» дов. Импульс с выхода второго эле" мента И 15 проходит через первый элемент ИЛИ 6 и поступает яа вход триггера 7, изменяя его состояние

7 985962 8 ные генератор тактовых импульсов, распределитель, первый элемент И, интрегратор и пороговый элемент, выход которого подключен к второму .входу распределителя, сдвиговый регистр, выход которого соединены с входами дешифратора и элемента равнозначности, а также пер.вый блок сравнения, первый накопитель и второй элемент И, о тличающееся тем, что, с. целью повышения помехоустойчивости, в него введены датчики верхнего и нижнего порога, два блока сравнения, второй накопитель, три вентиля, два элемента ИЛИ и триггер, при этом второй выход генератора тактовых импульсов подключен к входу сдвигового регистра и через первый элемент ИЛИ к счетному входу триггера, выходы ко" торого подключены к первым входам первого и второго вентилей, к вторым входам которых подключен выход элемента равнозначности, а выходы указанных вентилей подключены к входам соответствующих накопителей, выход первого накопителя подключен к первым входам первого и второго блоков сравнения, выход датчика нижнего порога подключен к второму входу первого блока сравнения, выход которого через второй элемент И соеди-! нен с вторым входом первого элемента

ИПИ, выход: датчика верхнего поро"

ra подключен к вторым входам второго и третьего блоков сравнения, к перво му входу последнего подключен выход второго накопителя, выход третьего блока сравнения подключен к второму входу второго элемента И и к первому входу второго элемента ИЛИ, к второ1о му входу которого подключен выход второго блока сравнения, а выход второго элемента ИЛИ через третий вентиль, к второму входу которого подключен третий выход генератора и тактовых импульсов, подключен к вторым входам первого и второго накопителей, причем первый вход второго вентиля объединен с вторым входом первого элемента И, к третьему входу которого подключен выход дешифратора, подключенный к второму входу интегратора, третий вход которого соединен с вторым выходом распределителя, первый вход которого

2s объединен с третьим входом второго элемента И.

Источники информации, принятые во. внимание при экспертизе

30 1. Авторское свидетельство СССР

У 641670, кл. H 04 L 7/08, 1977 (прототип) .

985962

Заказ 10189/78 Тираж 688

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель С. Осмоловский

Редактор В.Петраш Техред M.Ãåðãåëü Корректор В.Бутяга