Цифровой когерентный частотный демодулятор

Цифровой когерентный частотный демодулятор

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е ()985967

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. саид-ву (22) Заявлено 16. 03. 81 (2 t ) 3260440/18-09 с присоединением заявки № (23) Прио итет (5t)М. Кд.

Н 04 1 27/14

Н 03 О 13/00 (осудэротвенный комитет р

Опубликовано 30.12.82. Бюллетень № 48 (531 УЛ К 621 ° 376 .:33(088.8) ао делам изобретений и отнрытий

Дата опубликования описания 30. 12.82 (72) Авторы изобретения

Ю. Н. Себекин, А.А. Стомахин, Ю. А. Макси

;« с,1 (,О1;ч ; -. я, 1 1i i ТЕМ Т."! . а Д

Московское ордена Ленина и ордена Труф вогоЧ Всйого -Знании высшее техническое училище им . Н.ЖЯЩщуи ща (7l ) Заявитель (54) ЦИФРОВОЙ КОГЕРЕНТНЫЙ ЧАСТОТНЫЙ ДЕМОДУЛЯТОР

Изобретение относится к радиотехнике и может использоваться в радио связи, радиотелеграфии и проводных системах передачи данных.

Известен аналоговый демодулятор, содержащий блоки перемножения, усреднения и сравнения, выполненные на аналоговых элементах (1).

Однако реализация подобных блоков на аналоговых элементах не позволяет получить ожидаемой помехоустойчивости из-за ошибок аппроксимации, различных искажений преобразования, ухода пара метров в процессе работы и различных неидеальностей характеристик исполь" зуемых элементов.

Наиболее близким техническим решением к предлагаемому является цифровой когерентный .частотный. демодулятор содержащий два канала, каждый из кото рых сбдержит формирователь опорного сигнала, интегратор и два элемента И, первые входы которых соединены с выхо. дами формирователя опорного сигнала, а вторые - с источником сигнала, а также два сумматора, выходы которым соединены с информационными входами решающего блока, выход которого является выходом цифрового когерентного частотного демодулятора t.21.

Однако известное устройство имеет .недостаточную помехоустойчивость. то

Цель изобретения - увеличение помехоустойчивости.

С этой целью в цифровой когерент.ный частотный демодулятор, содержащий два канала, каждый из которых содер1 жит формирователь опорного сигнала, .интегратор и два элемента И, первые входы которых соединены с выходами формирователя опорного сигнала, а вторые - с источником сигнала, а также го два сумматора выходы которых соедийены с информационными входами решающего блока, выход которого является выходом цифрового когерентного частот" 985962 4 ного Демодулятора, введены блок тактовой синхронизации, к выходу которого подключены четыре последовательно соединенных блока задержки, коммутатор, а в каждый канал введены два регистра с параллельной записью информации, при этом в каждом канале интегратор выполнен в виде реверсивного счетчика, суммирующий и вычитающий входы которого соединены с выходами элементов И соответствующего канала, вход сброса соединен с выходом третьего блока задержки, а выходы соединены с информационными входами первого регистра с параллельной записью инфор-> мации, вход синхронизации которого соединен с выходом второго блока задержки,.а выходы соединены с информационными входами второго регистра с параллельной записью информации, вход синхронизации которого соединен с выходом первого блока задержки, а вы- ходы первого и второго регистров с параллельной записью информации каждого канала соединены с соответствующей группой информационных входов коммутатора, управляющий вход которого соединен с выходом четвертого блока задержки, а каждая группа выходов коммутатора соединена с входами соответзо ствующего сумматора, при этом входы формирователя опорного сигнала соединены с источником сигнала, а первые выходы формирователей опорного сигнала соединены с входами блока тактовой синхронизации, выход которого соединен с управляющим входоМ решающего блока.

На чертеже приведена структурная электрическая схема предложенного устройства.

Цифровой когерентный частотный демодулятор содержит два канала, каждый из которых состоит из двух элементов И11, И1, интегратора, выпол-. ненного на реверсивном счетчике 2, 4

J двух регистров 3„, 3 с параллельной записью информации, формирователя 4 опорного сигнала, а также два сумматора 5,,решающий блок 6, коммутатор 7, блок 8 тактовой синхронизации, четыре В блока 9-12 задержки, Устройство работает следующим образом.

Перезапись информации между блоками осуществляется по сигналам такто- 55 вой синхронизации с соответствующими временными сдвигами, определяемыми блоками 9- 12 задержки. Приходящий сигнал в виде коротких импульсов поступает на первые входы элементов И1„ и

И1< каждого канала, а на вторые входы подаются опорные сигналы с формирователей 4, причем на первые два элемента И1 поступают противофазные опорные колебания частоты F,,а на два других - противофазные опорные колебания частоты F .

Импульсы тактовой синхронизации подаются на дополнительные входы ревер-. сивных счетчиков 2 (интеграторов), регистров 3„, 3, решающего блока 6, коммутатора 7 с равными временными задержками, компенсирующими временные задержки соответствующих блоков демодулятора. Для используемой элементной фазы йф100 нс. Сигналы опорных колебаний, необходимые для демодуляции приходящего двоичного частотноманипулированного колебания с частотами F u F, в виде прямой и инвертированной последовательностей прямоугольных импульсов подаются на входы элементов И 1.

Применение реверсивных счетчиков 2 в качестве интеграторов и регистров 3, 3 позволяет повысить точность операций усреднения и сравнения, так как потери реверсивного счетчика не превышают одного счетного импульса, а перезапись в параллельном коде позволяет сохранить эту .точность в процессе работы.

Использование коммутатора 7 позволяет вместо формирования опорных последовательностей на входах элементов

И1„, И1 получать необходимые алгоритмы в процессе работы устройства. В этом случае с выходов формирователей

4 достаточно получать лишь прямые и противофазные последовательности с частотами F и F<. Все это вместе взя- тое позволяет более эффективно использовать энергию посылок для процесса демодуляции, что повышает помехоустойчивость устройства.

Для обеспечения процесса демодуляции алгоритм работы предлагаемого устройства должен иметь следующий вид: где A °, А„. „; A. - числовые значения в двоичном коде результатов усреднения на выходах реверсивного счетчика 2 одного ка". нала в,конце 1-ой (1+1)-ой,(1 +2)5, 98596 формула изобретения

Цифровой когерентный частотный демодулятор, содержащий два канала, каждый из.KoTopblx содержит формирователь опорного сигнала, .интегратор и два элемента И, первые входы которых сое" динены с выходами формирователя опорного сигнала, а вторые - с источником сигнала, а также два сумматора, выходы которых соединены с информационны- ми входами решающего блока, выход которого является выходом цифрового ко- герентного частотного демодулятора, отличающийся тем, что, с целью увеличения помехоустойчивости, в него введены блок тактовой синхро" низации, к выходу которого подключены четыре последовательно соединенных блока задержки, коммутатор, а в каждый канал введены два регистра с параллельной записьЮ информации, при этом в каждом канале интегратор выпол" ней в виде реверсивного счетчика, суммирующий и вычитающий входы которого соединены с выходами элементов И соответствующего канала, вход сброса соединен с выходом третьего блока задержки, а выходы соединены с информационными входами первого регистра с параллельной записью информации, вход синхронизации которого соединен с выходом второго блока задержки, а выходы соединены с информационными входами второго регистра с параллельной за писью информации, вход синхронизации которого соединен с выходом первого блока задержки, а выходы первого и ой посылок, соответственно;

В.; В ; В. - числовые значения

1+2 в двоичном коде результатов усред нения на выходах реверсивного счетчика 2 другого канала в конце 1-ой, (1+1)-ой, (i+2)- нз ой посылок, соответственно.

Временной сдвиг импульсов тактовой синхронизации необходим для разделе ния во времени следующих операций, производимых цифровым демодулятором согласно приведенному алгоритму: с приходом импульса на решающий блок 6 — принятие решения об (i-1)-ой посылке; 20 с приходом импульса на регистры 3 обоих каналов - сдвиг результатов усреднения i-ой посылки из регистров 3

j в регистры 3 обоих каналов с одновременным удвоением результатов; 2S с приходом импульса на регистры 3 обоих каналов - сдвиг результатов усреднения (i+1)-ой посылки из реверсивных счетчиков 2 в регистры 3„ обоих каналов; 30 с приходом импульса на реверсивные счетчики 2 обоих каналов — установка начального состояния для начала про" цесса усреднения результатов перемножения {i+2)-ой посылки в реверсивных счетчиках 2 обоих каналов; с приходом импульса на коммутатор

7 - организация вычислительного процесса в коммутаторе 7 .и сумматорах 5 для принятия решения об i-ой посылке сигнала, Результаты логического перемножителя приходящего и опорного сигналов с выхода элементов И1 -И1, в виде ко" ротких импульсов поступают на входы добавления (+) и вычитания (-) ревер45 сивных счетчиков 2. Усредненные значения i-oA посылки.(A ° и В ° ) no сиг1 налу тактовой синхронизации с реверсивного счетчика 2 в параллельном коде переписываются в первые регистры

3, после чего реверсивный счетчик 2 устанавливается в начальное состояние.

С приходом (i+1)-ой посылки процесс повторяется и в конце посылки импульсом тактирования содержимое первых:

1 регистров 3 переписывается во вторые с одновремейным удвоением результатов (2А, 281). Вслед за этим коммутатор

7 6

7 распределяет содержимое регистров

3, 3 согласно принятому алгоритму, 4 по сумматорам 5 и производится срав нение в решающем блоке 6.

Демодулятор полностью выполнен в цифровом виде на единой элементной базе и обладает всеми достоинствами, присущими устройствам на микросхемах.

Лабораторные испытания показали, что в диапазоне отношений сигнал/шум от 2 до 14 дб выигрыш в помехоустойчивости по сравнению с известными демодуляторами в среднем равен 2 дб. Наряду с этим необходимо отметить, что устройство может работать в широком диапазоне скоростей манипуляции, так как верхней границей быстродействия являются лишь .скоростные воэможности используемой микросхемной базы.

7 985967 8

Составитель И. Грабилин

Техред М, Гергель Корректор В. Бутяга

Редактор Т. Портная

Тираж 688 Подписное. ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 10189/78 филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 второго регистров с параллельной записью информации каждого канала соединены с соответствующей группой информационных входов коммутатора, управляющий вход которого соединен с вы- ходом четвертого блока задержки, а каждая группа выходов коммутатора соединена с входами соответствующего сумматора, при этом. входы формирователя опорного сигнала соединены с ис- 10 точником сигнала, а первые выходы формирователей опорного сигнала соедине ны с входами блока тактовой синхронизации, выход которого соединен с управляющим входом решающего блока.

Источники информации, принятые во внимание при экспертизе

1. Frank de Jager, Dekker С. В.

Tamed Frequency Моди1ай!оп.-"!ЕЕЕ

Transition on Communication", СОМ-26

Мау 1978, рр. 534-542.

2. Osborn M.P. 1.untz М.В. Coherent

and Noncoherent Detection of CPFSK"IEEE Transition on Communication",,СОМ-22, August 1974, рр..1023-1036 (прототип).