Дешифратор время-импульсных кодов

Дешифратор время-импульсных кодов

Иллюстрации

Показать все

Реферат

 

Союз Советскнк

Социалистических

Респубпнк

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (ii>987812 (6l ) Дополнительное к ввт. саид-ву

{22)Заявлено30,07,81 (2l)3330724/18-21 с присоединением заявки М (23) Приоритет

Опубликовано 07,01 83. бюллетень М1

Дата опубликования описания 07.01,83

{5l)N. Кл.

k 03 K 13/2тт

Н 94 1 3/02

Гееудерствелиьш квинтет

СССР пв делам иэебретений и открытий (53) УДК 621 318..5(988.8) (? 2) Авторы изобретения т :»

Ф ф т

В,А,Антонов и P..È.Ãàëüïåð (71) Заявитель (54) ДЕШИФРАТОР ВРЕМЯ-ИМПУЛЬСНЫХ КОДОВ

Изобретение относится к технике связи, а именно к радиолокации и может быть использовано в системах передачи информации по каналам, подверженным воздействию, помех, в частности, в бортовых радионавигационных устройствах.

Известны дешифраторы, выполненные на основе преобразователей время" код 1 j.

Такие дешифраторы эффективны лишь при небольшой плотности помехи на входе. При повышении плотности помех вес, габариты и стоимость таких устройств недопустимо возрастают.

Наиболее близкими к предлагаемому являются дешифраторы, построенные на сдвиговых регистрах, Достоинствами таких дешифраторов являются: вы" сокая стабильность работы, отсутствие подавления полезных сигналов при предельных плотностях помех g 21, Однако при большой временной базе и высокой разрешающей способности

2 требуются сдвиговые регистры с очень большим количеством разрядов, что снижает надежность устройства и усложняет его.

Цель изобретения - повышение на5 дежности устройства. Кроме того, достигается упрощение устройства за счет исключения сдвигового регистра.

Поставленная цель достигается тем, т что в устройство, содержащее генератор тактовых импульсов, выходной элемент И, один из входов которого подключен к входу устройства, а выход— к выходу устройства, введены счет чик, элемент НЕ и адресное запоминающее устройство, содержащее дешифратор адреса, элемент ИЛИ и п-ячеек, состоящих из статического триггера, 20 входного и выходного элемента И и элемента НЕ, причем выход генератора тактовых импульсов подключен к входу.. счетчика, к первым входам выходных улементов И ячеек адресного запоми987

812

SS нающего устройства, через элемент

НЕ - к первым входам входных элемен-тов И ячеек адресного запоминающего устройства, выходы счетчика поразряд. но соединены с входами дешифратора адреса адресного запоминающего устройства, каждый выход которого соответственно соединен с вторыми входами входных и выходных элементов И ячеек адресного запоминающего устройства, вход устройства подключен к третьим входам входных элементов

И, выход статических триггеров и через элемент НЕ - с нулевым входом этих же триггеров выходы каждого из которых через выходные элементы

И подсоединены к входам элемента ИЛИ, выход которого подключен к второму входу выходного элемента И.

Сущность изобретения заключается в том, что цифровой сдвиговый регистр используемый s прототипе, заменяется адресным ЗУ в комбинации со счетчиком и элементом НЕ. Необходимый положительный эффект в виде повышения надежности достигается за счет введения новых элементов и соответствующих связей в устройстве, Значительно большая удельная емкость 3У по сравнению со сдвиговым регистром также обеспечивает дополнительный положительный эффект, На чертеже изображена функциональная схема устройства.

Выход генератора 1 тактовых импульсов подключен к входу счетчика

2, к входу считывания адресного за поминающего устройства 3 и далее к первым вхсдом выходных элементов И

И 4-1-(4-n), также выход генератора

1 через элемент НЕ подключен к входу записи запоминающего устройства

3 и далее - к первым входаи входных элементов И 6-1-(6-и). Выходы счетчика 2 поразрядно соединены с адресными входами запоминающего устройства

3 и далее - с входами дешифратора адреса 7, каждый выход которого соответственно соединен с вторыми входа ми входных и выходных элементов И 6-1(6-и) и 4-1-(4-n) . Вход устройства подключен к входу элемента И 8, к входу запоминающего устройства 3 и далее - к третьим входам входных элементов И 6-1-(б-n), выход каждого из которых соединен с единичными входами статических триггеров 9"1(9-n) и через элемент НЕ 10-1-(10-n) с нулевым входом этих же триггеров

5 !

О

35 ю

1.

9-1-(9-и) . Выходы статических триггеров 9-1- (9-и) через выходные элементы И 4-1-(4-n) подключены к входам элемента ИЛИ 11, выход которого является выходом запоминающего устройства 3 и подсоединен к второму входу элемента И 8, Выход элемента

И 8 является выходом устройства, Дешифратор время-импульсных кодов работает следующим образом.

Генератор 1 тактовых импульсов непрерывно генерирует последовательность импульсов типа меандр, поступающих на счетчик 2, на элемент НЕ 5 и на вход считывания запоминающего устройства 3, т.е ° на элементы И 4-1{4-n) Инвертированная тактовая последовательность с выхода элемента HE 5 поступает на вход записи запоминающего устройства 3, т..е, на элементы И 6-1-(б-n), Частота генератора и емкость счетчика выбраны таким образом, чтобы период заполнения счетчика точно соответствовал временной базе кода, Счетчик 2 через дешифратор 7 поочередно подает разрешающий потенциал на различные ячейки запоминающего устройства 3 (вторые входы элементов

И 6-1-(б-n) 4-1=(4-n), т.е, меняется адрес на адресном входе запоминающего устройства, В течение времени существования каждого адреса на запоминающем устройстве 3 приходят последовательно два импульса; импульс считывания на вход считывания (на элемент И 4-1(4-n) затем импульс записи на вход записи запоминающего устройства 3 (на элемент И 6-1-(б-n), В случае, если на входе устройства имеется импульс, то он попадает на информационный вход запоминающего устройства 3 и далее на вход элементов И 6-1-(6-n) и, совпадая с импульсом записи, через элемент

И 6-1-6-и зафиксируется триггером

9-1-(9-n) Если импульс на входе отсутствует, то с помощью элемента HE 10- 1-(10-n) и триггер 9- 1- {9-n) будет установлен в нулевое положение. Как указано выше, перед импульсом записи на данном адресе появля" ется импульс считывания.

В случае, если триггер 9-1-(9-n) в предыдущем цикле работы счетчика

2, т.е. на временном расстоянии равным базе кода, был установлен в положение "1", на выходе элемента

9878

И 4-1-(4-n) появится импульс, который через элемент ИЛИ 11 поступит на вход элемента И 8, где совпадает с входным импульсом, если он в этот момент присутствует, и пройдет на выход устройства. Таким образом произойдет декодирование.

Адресное запоминающее устройство

3 может быть любой структуры, важно лишь, чтобы оно имело необходи- 10 мые входы и выходы " вход записи, вход считывания, входы адреса, информационный вход и выход информации.

Положительный эффект в виде повы- З шения надежности обеспечивается введением запоминающего устройства и счетчика с соответствующими связями.

Выход из строя одной ячейки памяти прототипа приводит к полному пре- 20 кращению его работы, В предлагаемом устройстве отказ одной из ячеек запоминающего устройства лишь несколько снижает эффективность работы устройства (обратно QS пропорционально общему количеству ячеек памяти), Например, дешифратор предназначен для декодирования время-импульсного кода с базой T=l.00 мкс и раз- З0 решающей способностью r=0 1 мкс, Количество ячеек памяти

f00

= — =1000, ъ

0,4, Если дешифратор выполнен на сдвиговом реГистре, то выход из строя лю 35 бого элемента сдвигового регистра приводит к выходу из строя всего устройства, т.е. суммарная вероятность формула изобретения

Дешифратор время-импульсных кодов, содержащий генератор тактовых импуль" сов, выходной элемент И, один из вхо- . дов которого подключен-к axoN устройства, а выход - к выходу устрой" ства, отличающийся тем, что, с целью повышения надежности, в него введены счетчик, элемент НЕ и адресное запоминающее устройство, содержащее дешифратор адреса, элемент

ИЛИ и и ячеек, -состоящих каждая из статического триггера, входного и выходного элементов И и элемента НЕ, йричем выход генератора тактовых импульсов подключен к входу счетчика, к первым входам выходных элементов И ячеек адресного запоминающего устройства, через элемент НЕ к первым входам входных элементов И ячеек адресного запоминающего устройства, выходы счетчика поразрядно соединены с входами дешифратора адреса адресного запоминающего устройства, каждый выход которого соао отказа л„= Аи„= асс, где А - вероятность отказа ячейки памяти сдвигового регистра.

Дешифратор на запоминающем устройстве будет содержать И =1000 ячеек памяти и n =1og, 1000 «10 ячеек счетчика, а также йекоторое число управляющих схем, эквивалентное в нашем случае 100 ячейкам сдвиговоS0 го регистра, В этом дешифраторе полный от ка з прои зойдет толь ко в случае выхода из строя одной из управляющих схем или триггеров счетчика (выходом из строя одной из ячеек памяти можSS но пренебречь).

Полагая, что вероятность отказа ячейки, счетчика предлагаемого уст12 6 ройства равна 3,, получим суммарную вероятность отказа

Л = И, 1ОО, т.е. надежность предлагаемого двшиФ. ратора выше, чем у прототипа в рассматриваемом случае в « 9 раз.

Дополнительно следует учесть, что положительный эффект обеспечивается использованием в дешифраторе распро" страненных в настоящее время адресных запоминающих устройств, плотность упаковки информации в которых в несколько раз больше, чвм в сдвиговых регистрах.

При практической реализации устройства-прототипа ыспользовать микросхемы с большой степенью интеграции, даже в случае появления таких мик-. росхем в дальнейшем, принципиально ие представляется возможным, так как при переключении кодов необходимо изменять длину сдвигового регистра, т.е. иметь отводы от него, что заставляет набирать сдвиговый регистр из значительного числа коротких кусков.

Предлагаемый дешифратор включает единый элемент памяти, реализующий на одной микросхеме, тем более, что емкость последних достигает нескольких кБит на корпус. ответственно соединен с вторыми входами входных и выходных элементов И ячеек адресного запоминающего устройства, вход устройства подключен к третьим входам входных элементов

И, выход каждого входного элемента

И соединен с единичным входом статических триггеров и через элемент

НЕ с нулевым входом этих же триггеров, выходы которых через выходные элементы И подсоединены к входам элемента ИЛИ, выход которого подключен к второму входу выходного элемента И.

87812 8

Источники информации, принятые во внимание при экспертизе

1. Файенгольд И.И., Шиянский В.В

К оценке эффективности функционирования двух систем построения импульсной аппаратуры дальномерного канала систем ближней навитации, -"Вопросы радиоэлектроники". - вып. 5, 1971, 1О

2, Авторское свидетельство СССР

N 365039, кл, H 03 K 13/24 1970 (прототип). т"

ВНИИПИ Заказ 10326/46

° Тираж 93 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проктная, 4