Устройство для формирования дальномерного синхронизирующего кода

Патент 987835

Авторы

Иллюстрации

Показать все

Реферат

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (1)987835

Союз Советских

Социалистических

Республик (63) Дополнительное к авт. свид-вувЂ” (22) Заявлено 25.02.81 (21) 3251612/18-09 с присоединением заявки МвЂ”

Р М g+ з

Н 04 L 7/02

Н 04 L 7/04

Государствеииый комитет

СССР по делам изобретеиий и открытий (23) Приоритет

Опубликовано 0701-83 ° Бюллетень М 1

Дата опубликования описания 0701.83

f53)УДК 621.394..66(088.8) / "

В.В.Данилов, B.Ñ.Ðàáêèí и И.А.Новикфв (72) Авторы изобретения

k г г

f г г гг (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ДАЛЬНОМЕРНОГО

СИНХРОНИРУЮЩЕГО КОДА

Изобретение относится к технике передачи информации и может быть использовано в системах радиолокации и широкополосной радиосвязи.

Известно устройство для формирования дальномерного синхронизирующего кода, содержащее m генераторов псевдослучайных последовательностей (ГПСП) и дешифратор начальной фазы, к входам 10 которого подключены выходы первого

ГПСП (13.

Однако устройство обеспечивает формирование ограниченного набора кодов из-за большой величины дискрет формируемого кода при выбранных длинах m составляющих кодов.

Цель изобретения вЂ” расширение. набора формируемых кодов.

Для достижения цели в устройство для формирования дальномерного синхронизирующего кода, содержащее m генераторов псевдослучайных последовательностей (ГПСП) и дешифратор начальной фазы, к входам которого подключены выходы первого ГПСП, введены сумматор по модулю два, элемент ИЛИ, делитель частоты и (m-1) блоков управления, при этом первые входы блоков управления объединены с входом первого

ГПСП, а выход дешифратора начальной., фазы пбдключен через делитель частоты ко второму и третьему входам первого блока управления, при этом первый, второй, третий и четвертый выходы каждого i-го блока управления (i=1,2,...,m-Z) подключены соответственно к входу (i+1)-ro ГПСП, и входу элемента ИЛИ, выход которого соединен с первым входом сумматора по модулю два, и к второму и третьему входам (i+1)-го блока управления, а к четвертому входу i-го блока управления (i=1,2,...,m-1) подключен выход (з.+1)

ГПСП у причем второй выход (m- 1)--го блока управления подключен к соответствующему входу элемента ИЛИ, а третий выход первого ГПСП соединен со вторым входом сумматора по модулю два.

При этом каждый блок управления содержит последовательно соединенные

RS-триггер, первый элемент И, счетчик и первый дешифратор, а также второй и третий дешифраторы, второй элемент И и делитель частоты, выход которого подключен к соответствующим входам логического элемента 2-3 И-ИЛИ, к другим соответствующим входам которого подключены выход первого элемента И, выходы второго и третьего дешифраторов, к входам которых под9а78 ключены второй и третий выходы счетчика, четвертый выкод которого подключен к R-входу RS-триггера, при этом к первому входу второго элемента

И подключен выход третьего дешифратора, причем второй вход первого элемента И, вход делителя частоты,S-вход

RS-триггера.и второй вход второго элемента И являются соответственно первым, вторым, третьим и четвертыми входами блОка управления, первым, вторым, третьим и четвертым выходами которого являются соответственно выход логического элемента 2-3 И-ИЛИ, выход второго элемента И, выход делителя частоты и выход первого дешифратора. 15

На фиг. 1 представлена структурная схема устройства; на фиг. 2 - структурная схема блока управления; на фиг. 3 вЂ” структура формируемого кода; на фиг. 4 вЂ” временные диаграммы сиг- 20 налов на входах и выходах блока управления.

Устройство для формирования дальномерного синхронизирующего кода содержит m генераторов 1-4 псевдо- 25 случайной последовательности (ГПСП), дешифратор 5 начальной фазы первого

ГПСП, делитель б частоты, m- 1 блоков

7-9 управления (БУ), элемент ИЛИ 10 на m-1 вход, сумматор 11 по модулю 30 два, блоки 7-9 управления состоят из.делителя 12 частоты„ RS-триггера

13, первого и второго элементов И 14 и 15, счетчика 1б, первого, второго и третьего дешифраторов 17-19 и логи-35 ческого элемента 2-3 И-ИЛИ 20.

Устройство формирует код следующим образ ом.

ГПСП 1-4 генерирует ш последовательностей, каждая иэ которых имеет 40 длину N тактов, где (i=1,2...,m) порядковый номер ГПСП. На длину ПСП генерируемой ГПСП 1 надложено условие

N., «, N,, 45 т.е. длина первой последовательности не меньше суммы длин всех остальных

ПСП.

Последовательность, формируемая первым ГПСП 1, поступает на первый вход сумматора 11 по модулю два непрерывно, образуя "поднесущую" формируемого кода. Остальные ПСП подаются на второй вход сумматора 11 по модулю два поочередно и только через один период первой последовательности. На выход устройства в течение N тактов поступает только ПСП, генерируемая

ГПСП 1, затем в течение следующих

М1 тактов - сумма по модулю два пер- 60 вой последовательности и каждой из остальных (m-1) последовательности (Фиг. 3), Такая работа устройства обеспечивается за счет того, что на первые входы блоков 7-9 управления 65

35 4 импульсы запуска поступают с частотой

©/2И„в начале каждого второго периI ода последовательности, формируемой

ГПСП 1. При этом импульс запуска на каждый последующий блок управления поступает с предыдущего блока управления только после того, как будет сформирован весь период предшествующей ПСП. ГПСП 2 каждый раз начинает свою работу с новой Фазы, которая отличается от предыдущей на один такт.

ГПСП 3 начнет свою работу .с новой значительной фазы после того, как начальные фазы ГПСП 2 пробегут все возможные значения (N ), что произойдет через 2N

Аналогично ГПСП i начнет работу с новой начальной фазы после того, как

ГПСП i-1 пробежит все свои начальные

1=1 фазы, т,е. через. 2 П Й- тактов.- СледоГ; вательйо, весь период кода займет

Ф .2 П у тактов. Сдвиги начальных фаз =1 в ГПСП 2-4, а также синхройизация работы устройства обеспечивается работой блоков 7-9 управления.

Устройство работает следующим образом.

На тактовый вход первого ГПСП 1 и первые входы всех блоков 7-9 управления поступает последовательность импульсов с частотой f (фиг. 4а). На выходе ГПСП 1 формируется ПСП с периодом N которая подается на первый вход сумматора 11 по модулю два. На выходе дешифратора 5 начальной фазы первого ГПСП образуется последова,тельность импульсов с частотой fz/N<, каждый импульс которой соответствует начальной фазе первой ГПСП. Последовательность импульсов с выхода дешифратора 5 начальной фазы первого ГПСП поступает на делитель б частоты на два, на выходе которого сформирована последовательность запускающих импуль. сов частотой f0/2N<. Каждый импульс с выхода делителя б частоты на два поступает на второй и третий входы первого блока 7 управления. Каждый блок управления управляет работой соответствующего ГПСП, осуществляя изменение начальной фазы ГПСП, формирование пачки сдвиговых импульсов и запускающего сигнала для следующего блока управления. На первом выходе блока 7,управления формируется пачка из N<+1 импульса частоты Хр. Эта пачка импульсов поступает на тактовый вход второго ГПСП 2, последний формирует на своем выходе отрезок второй

ПСП,. который поступает на четвертый вход блока 7 управления. На втором выходе блока 7 управления поступает

N< символов второй ПОП. Отрезок ПСП со второго выхода блока 7 управления

987835

5 через элемент ИЛИ 10 поступает на второй вход сумматора 11 по модулю два. Поскольку период второй ПСП равен N2 символов, то после воздействия пачки из N<+1 такта. на Гпсп 2 .начальное состояние генератора в мо- 5 мент прихода -следующей пач ;и импульсов окажется измененным на один такт по сравнению с предыдущим начальным состоянием. На четвертом выходе «5лока 7, управления формируются импульсы 30 запуска следующего блока 8 управле° ния. Эти импульсы и3 ут с частотой

fy/2И причем, -они сдвинуты на время ь „= N2/Хд относительно импульсов,занускающих блок 7 управления. На 15 третьем выходе блока 7 управления формируется последовательность счетных импульсов с частотой fo/ZN„, которая воздействует на второй вход следующего блока 8 управления. Импульс на этом входе блока 8 управления по-, является после того, как ГПСП 2 изменит свое начальное состояние.

Блок 8 управления формирует на четвертом выходе импульсы запуска следую- 5 щего блока управления с частотой

fo/ZN<, задержанные на время g2=N>/1 относйтельно импульсов, запускающйх блок 8 управления. На третьем выходе блока 8 управления формируется по0 следовательность счетных импульсов с частотой f /2N„N2. На втором выходе блока 8 управления формируется отрезок ПСП длиной N сиволов. Этот отрезок ПСП через элемент ИЛИ 10 поступает на второй вход сумматора,11 по модулю два. На первом выходе блока 8 управления формируется пачка из Мз импульсов с частотой fq причем после формирования N2 пачек следующая (И +1)-я пачка имеет длину Из+1 им2 пульсов, что позволяет производить сдвиги начального состояния ГПСП 3 на, 1 такт.

Остальные блоки управления вырабатывают аналогичные сигналы, отли- 45 чающиеся лишь частотой и сдвигами.

Так-(m-1)-й блок 9 управления имеет на третьем входе последовательность запускающих импульсов с частотой

f0/ZN„, задержанных..относительно вы- 50 ходных импульсов делителя 6 частоты

m-2 m- < ,на два на время Q . « ) д . По

i=1 4 =2 каждому из этих импульсов схема вырабатывает пачку из N импульсов с.частотой %а. Эта пачка поступает на вход

ГПСП 4,.который вырабатывает отрезок

-ПСП иэ N символов, поступающих на четвертый вход блока 9 управления.

На второй вход блока 9 управления поступает последовательность импульm-2. сов с частотой:f /2Е lq„.. Приход N <

1=1 из этих импульсов приводит к сдвигу 65 начальной фазы ГПСП 4 на один такт.

С выхода блока 9 управления отрезок ,ПСП из Nù символов через элемент ИЛИ

10.поступает на второй вход сумматора 11 по модулю два.

После того как начальные фазы

ГПСП 4 пройдут все возможные значения закончится цикл работы формирователя.

Блок управления работает следующим образом.

Ha S-вход RS-триггера 13 поступает запускающий импульс (фиг. 4в) RS-триггер 13 устанавливается в состояние "1" и через первый элемент И 14 на счетный вход счетчика 16 поступают импульсы основной тактовой частоты fo (фиг. 4а). Счетчик 16 задает длину пачки импульсов, формируемый на пер» вом выходе. Счетчик 16 каждого (i-1)-го блока управления считает до М;+1 (i=2,3, ...,в, где, И;- период

i-ой ПСП в тактах).

Импульс переполнения со счетчика

16 поступает íà R-вход RS-триггера.13р устанавливая его в состояние "0".Первый элемент И 14 закрывается. Второй дешифратор 18 Формирует строб длительностью N; +1 тактов. Третий дешифратор 19 формйрует строб длительностью

N; тактов (фиг. 4к,и) . Делитель 12 частоты управляет работой логического элемента 2 и 3 И-ИЛИ 20. На вход делителя 12 частоты импульс поступает только тогда, когда предшествующйй

ГПСП изменил начальную фазу. Делитель

12 частоты имеет коэффициент деления, равный N; -1, т.е. равный периоду предшествующий ПСП. Сигнал с выхода делителя 12 частоты (фиг. 4б ) поступает на логический элемент 2 и 3 И-ИЛИ 20 и на третий выход блока управления.

По этому сигналу через логический элемент 2 .и 3 И-11ЛИ 20 пропускается на первый выход блока управления пачка из Х„.+1 импульса (фиг. 4д),. благодаря чему в i--ом ГПСП начальная фаза сдвигается на один такт. Если на выходе делителя 12 частоты сигнал;нулевой, то на первый выход блока управления поступает пачка из N. импульсов. Таким образом импульс на выходе делителя 12 частоты соответствует. сдвигу фазы управляемого ГПСП. Этот импульс через третий выход блока управления подается на второй вход следующего блока управления на ана-. логичный делитель частоты.

На четвертый вход блока управления поступает ПСЛ, сформированная.

i-ым ГПСП. Через второй элемент И на второй выход блока управления прОхо- . дят только N; символов последовательности, независимо от длины пачки сдвиговых импульсов в данном цикле работы блока управления (М„ или И;+1),. второй элемент и 15 стробируется сиг987835 налом со второго дешифратора 19 (фиг. 4и) . Первый дешифратор 17 фор-, мирует сигнал, соответствующий концу пачки длиной N; импульсов, который является запускающим для следующего блока управления (фиг. 4з).

Длина формируемого кода ранна

ttl

ЙП Й.. и, следовательно выбирая

I различные N; (i 1,2,...,m), можно получить весьма широкий ряд кодов и„ всегда выбрать код, имеющий длину, хорошо согласованную с каждой конкретной задачей.

Формула изобретения

1. Устройстно для формирования дальномерного синхронирующего кода, содержащее m генераторов псевдослучайных последовательностей (ГПСП) и дешифратор начальной фазы, к входам которого подключены выходы первого

ГПСП, о т л и ч а ю щ е е с я тем, что, с целью расширения набора формируемых кодов, введены сумматор по модулю два„ элемент ИЛИ, делитель час йоты и (m-1) блоков управления, при этом первые входы управления объединены с входом первого ГПСП, а выход дешифратора начальной фазы поцключен через делитель частоты к второму и третьему входам первого блока управления, при этом первый и второй, третий и четвертый выходы каждого i-го блока управления (i=1,2,...,m-2) подключены соответственно к входу (i+1)-го ГПСП и входу элемента ИЛИ, выход которого соединен с первым входом сумматора по модулю два, и к второму и третьему входам (i+1)-го блока управления, а к четвертому входу i-ro блока управления (i=1,2,..., m-1) подключен выход (i+lj-ro ГПСП, причем второй выход (m-1)-ro блока управления подключен к соответствующему входу элемента ИЛИ, а третий выход первого ГПСП соединен с вторым входом сумматора по модулю два.

2 ° Устройство по п.1, о т л и ч а ro tq e e с я тем, что каждый блок управления содержит последовательно соединенные RS-триггер, первый элемент И, счетчик и первый дешифратор, а также второй и третий дешифраторы, второй элемент И и делитель частоты, выход которого подключен к соответствующим входам логического элемента

2-3 И-ИЛИ, к другим соответствующим входам которого подключены выходы первого элемента И, выходы второго и третьего дешифраторов, к входам которых подключены второй и третий выходи счетчика,, четвертый выход которого подключен к R-входу RS-триггера, при этом к первому входу второго элемента

И подключен выход третьего дешифратора, причем второй вход первого элемента И, вход делителя частоты, 5 вход RS-триггера и второй вход второго элемента И являются соответственно первым, вторым, третьим и четнертым входами блока управления, первым, вторым, третьим и четвертым выходами которого являются соответственно выход логического элемента 2-3

И-ИЛИ, выход второго элемента И, выход делителя частоты и выход первого дешифратора.

Источники информации, принятые во внимание при экспертизе

1. Ипатов В,П. и др. "Потенциальные возможности согласованных кодов""Радиотехника и электроника", 1975, Вып. 4.

4 ю 1

Составитель С. Осмоловский

Редактор Е.Лушникова Техред С. Мигунова . рр

Ко ектор E. Рошко

Заказ 10329/48 Тираж 675 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35,, Раушская наб., д. 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4