Цифровой демодулятор частотно-манипулированных сигналов

Цифровой демодулятор частотно-манипулированных сигналов

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (is>987842 (61)Дополнительное к авт. свид-ву Р 81596 (22) Заявлено 130781 (21) 3316518/18-09 р }М g+ з с присоединением заявки Ко (23) Приоритет

Н 04 L 27/14

Государственный комитет

СССР но делам нэобретений и открытий

Опубликовано 07.0133. Бюллетень М 1

Д31УДК 621.394.. 62 (088.8) Дата опубликования описания 07.01.83 (72) Автор изобретения

1 . к

И ° И. Родькин

s г (71) Заявитель (54) ЦИФРОВОЙ ДКМОдуЛятОР ЧАстотноМАНИПУЛИРОВАННЫХ СИГНАЛОВ

Изобретение относится к радиотех

-нике и может использоваться в устройствах передачи данных дискретной информации. 5

По основному авт. св. Р 815960 известен цифровой демодулятор частотноманипулированных сигналов, содержащий последовательно соединенные формирователь импульсов и коммутатор, g выходы которого подключены к установочным входам делительной частоты, выходы которых соединены с выходом генератора опорной частоты, дешифратор, решающий блок и блок сравнения, выходы которого через дешифратор подключены к входам решающего блока, при этом входы блока сравнения соединены с выходами делителей частоты (1).

Однако известный цифровой демодулятор имеет низкую помехоустойчивость.

Цель изобретения — повышение помехоустойчивости путем исключения временных искажений.

Для достижения поставленной цели в известный цифровой демодулятор введены два элемента ИЛИ, дополнительный дешифратор, два блока ключей и RS-триггер, выходы которого подключены к управляющим входам блоков ключей, выходы которых соединены с входами дополнитель ного дешифратора, выход которого подключен к первым входам элементов ИЛИ, вторые входы которых соединены с выходами коммутатора и соответствующими входами PS-триггера при этом выходы элементов ИЛИ подключены к установочным входам делителей частоты, выходы которых соединены с сигнальными входами соответствующих блоков ключей.

На чертеже представлена структурная электрическая схема предлагаемого циФрового дешифратора.

Цифровой демодулятор частотно-манипулированных сигналов содержит формирователь 1 импульсов, коммутатор 2, первый и второй делители частоты 3 и

4 соответственно, генератор 5 опорной частоты, дешифратор 6, решающий блок 7, блок 8 сравнения, КЯ- триггер

9, первый 10 и второй 11 блоки ключей, дополнительный дешифратор 12, первый 13 и второй 14 элементы ИЛИ.

Демодулятор работает следующим образом.

Частотно-манипулированный сигнал поступает на формирователь 1 импульсов, в котором формируются импульсы сброса по переходам входного сигнала через нуль. Коммутатор 2 осуществляет

987842 поочередно подачу импульсов сброса иа установочные входы идентичных делителей 3 и 4 частоты через элементы

ИЛИ 13 и 14 и входы RS-триггера 9.

Делители 3 и 4 частоты осуществляют деление частоты сигнала генератора 5 опорной частоты. При отсутствии им f!ymcoa сброса делители 3 и 4 частоты синхронно делят частоту сигнала генератора 5 опорной частоты и на выхо, дах разрядов делителей 3 и 4 частоты происходит синхронная смена разрядов числа. Блок 8 сравнения, например арифметическое устройство, осуществляет вычисление разности между числами. Нулевой результат сравнения посту пает в дешифратор б.

При поступлении импульсов сброса с коммутатора 2 между числами на выходе счетчиковых делителей 3 и 4 частоты за счет воздействия импульсов сброса устанавливается определенная разность, которая вычисляется в блоке

8 сравнения и дешифрируется в програм. мируемом дешифраторе б,а с помощью решающего блока 7 представляется в виде значений разрядов принимаемой ком-25 бинации.

При постоянстве частоты на входе, демодулятора сохраняется постоянная разница между числами на выходах разрядов счетчиковых делителей 3 и 4 30 частоты, а сами числа изменяются только до определенного числа N так как существует постоянная установка делителей 3 и 4 частоты в нулевое состояние. 35

3а счет поочередной подачи импульсов сброса от коммутатора 2 на S- u

R- входы И$-триггера 9 дополнительный дешифратор 12 поочередно подключается через соответствующий блок 10 или 4р

11 ключей (в зависимости от состояния

RS-триггера 9) к делителю частоты, установленному в нулевое), состояние.

Дешйфруется дополнительным дешифратором число, на единицу большее предель45 ного числа для разрядов делителей 3 и 4 частоты, т.е. состояние N+1 соответствующего делителя частоты. За счет этого и описанных выше переключений дополнительного дешифратора 12 5) при наличии сигнала на входе демодулятора установка в нуль делителей 3 и 4 частоты производится только по импульсам от коммутатора 2.

При окончании сигнала на входеодемодулятора числа на выходах разрядов делителей) 3 и 4 частоты могут становиться больше М, но уже при числе

N+1 на выходе. разрядов одного из делителей частоты дополнительным дешифратором 12 формируется импульс на

его выходе, который через оба элемента ИЛИ 13 и 14 устанавливает оба делителя частоты в нулевое состояние, тем самым обеспечивая своевременное окончание формирования последнего разряда комбинации, завершающий процесс передачи информации, и дальнейшую синхронную работу делителей 3 и 4 частоты, Таким образом, использование изобретения позволяет исключить временные искажения посылок последних разрядов комбинаций, завершающих процесс передачи информации. Введенная принудительная установка цифрового демодулято- ра в исходное состояние увеличивает и помехоустойчивость, так как в этом случае искажения края посылки (отсутствие формирования импульса сброса на краю посылки) будут исправлены за сЧет формирования его введенными узлами.

Кроме того, расширяются функциональные воэможности цифрового демоду-. лятора, так как он обеспечивает безыскаженную работу в стартстопном и синхронном режимах передачи информации и не требует специальных устройств или оперативного вмешательства в процесс приема информации на этапе окончания приема.

Формула изобретения

Цифровой демодулятор частотно-манипулированных сигналов по авт. св.

Р 815960, отличающийся тем, что, с целью повышения его помехоустойчивости путем исключения временных искажений, в него введены два элемента ИЛИ, дополнительный дешифратор, два блока ключей и BS-триггер, выходы которого подключены к управляющим входам блоков ключей, выходы которых соединены с входами дополнительного дешифратора, выход которого подключен к первым входам элементов ИЛИ, вторые входы которых соединены с выходами коммутатора и соответствующими входами RS-триггера, при этом выходы элементов ИЛИ подключены к установочным входам делителей частоты, выходы которых соединены с сигнальными входами соответствующих блоков ключей.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 815960, кл. Н 04 Ь 27/14, 1979 (прототип) .

987342

Составитель Б. Полянский

Техред С. Мигунова Корректор A. Дэятко

Редактор В; Петраш

Заказ 103 29/48 Тираж á75 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений н открытий

1 13035, Москва, Ж-3 5, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4.