Устройство для определения параметров двухтональных сигналов

Устройство для определения параметров двухтональных сигналов

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 180880 (21) 2975605/18-09

Союз Советски»

Социалистических

Республик

<в98?858 (И М.Кл.з с присоединением заявки N9— (23) Н 04 9 1/45

Государственный комитет

СССР во делам изобретений и открытий

Приоритет

Опубликовано О?.0183, Бюллетень Йо 1 (53) УДК 621 ° 395 °.635 (088.8) Дата опубликования описания 070133 (72) Автор изобретения

В.В. Карпов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ IIAPAMETPOB

ДВУХТОНАЛЬНЬИ СИГНАЛОВ

Изобретение относится к измерительной технике и может использоваться в приемниках многочастотного кода для определения параметров двухтональных сигналов, неизвестных на приемной стороне °

Известно устройство для определения параметров двухтональных сигналов, содержащее блок управления (формирователь интервала), блок стробирования, вычислитель, переключающий элемент (для подачи строб-импульсов в цифровой форме на вычислитель), детектор уровня и индикатор частот; причем вычислитель состоит иэ измерителя интервалов, анализатора полярности, анализатора частот сигнала, компаратора 1 1.

Основньм недостатком известного устройства является низкое качество оценки параметров двухтональных сигналов, неизвестных на приемной стОроне.

Это объясняется тем, что при неравенстве амплитуд тональных сигналов, оценка частот двухтональных сигналов в известном устройстве осуществляется с ошибкой, зависящей от соотношения амплитуд тональных сигналов, поскольку суммарная частотная составляющая модулирована по фазе и является функцией pGSHocTHoA частоты и соотношения амплитуд тональных сигналов. Кроме того, в известном устройстве отсутствует возможность оценки амплитуд тональных сигналов, что значительно снижает качество оценки параметров двух то1О нальных сигналов, неизвестных на . приемной стороне.

Цель изобретения — повышение точности оценки при повышении быстродействия процесса .оценки.

Поставленная цель достигается тем, что в устройство, содержащее блок управления, блок стробироваиия и вычислитель, введены формирователь второй производной, четыре блока

:памяти и четыре электронных ключа, первые входы которых подключены соответственно к четырем выходам вычислителя, первый, второй, третий и. четвертый входы которого соединены соответственно с выходами первого, второго, третьего и четвертого блоков памяти, причем вход устройства соединен с первьи. входом блока стробирования, с первьзки входами первого и второго блоков памяти, выходы которых подключены соответственно

987858

При этом блок стробирования со- блока 1 стробирования. держит последовательно соединенные Осуществляется это следующим первый дифференциальный усилитель, образом. При U(t) > () на выходе пе первый пороговый блок и первый эле- вого дифференциального усилителя 2 мент И, последовательно соединенные формируется положительное напряжевторой дифференциальный усилитель, ние, при превышении которым порого второй пороговый блок и второй эле- го значения на выходе первого поро мент И, а также последовательно сое- гового блока 3 формируется положидиненные ограничитель и определи- тельный потенциал. тель моментов экстремумов, выход Аналогично при П() < П на выкоторого подключен к вторым входам () ходе второго, дифференциального уси первого и второго элементов И, выхо- лителя 5 устанавливается положител ды которых являются соответственно ное напряжение, при превышении кот первым и вторым выходами блока стро- рым порогового значения на выходе бирования, первый вход которого сое- второго порогового блока 6 формидинен с . входом ограничителя, с пер- 55 руется положительный потенциал. вым входом первого дифференциального Ограничитель 8 представляет соб усилителя, и с вторым входом второго одну из известных схем ограничения дифференциального усилителя, причем снизу, выходное напряжение которой второй и третий входы блока строби- равно рования являются соответственно вто- д) рым входом первого дифференциального усилителя и первым входом второго дифференциального усилителя.

На фиг.1 приведена структурная схема устройства для определения импуЛьсы в моменты экстремумов его

fU (t) при U (t) ) 0

Ъых 0 при U (t) (0

Определитель 9 моментов экстремумов формирует на своем выходе стробк второму и третьему входам блока стробирования, и с входом формирователя второй производной, выход которого подключен к первым входам третьего и четвертого блоков памяти, при этом вторые входы первого и 5 третьего блоков памяти соединены с, первым выходом блока стробирования, второй выход которого подключен к вторьж входам второго и четвертого блоков памяти„ а третьи входы четырех блоков памяти подключены к первому выходу блока управления, второй выход которого соединен с вторыми входами электронных ключей, причем вычислитель содержит два сумматора, два .вычитателя два делителя и два блока извлечения квадратного корня, причем первый и второй входы вычислителя соединены соответственно с первым и вторыми входами первого сумматора и первого вычитателя,, 2() выходы которых соединены соответственно с первым и вторым выходами. вычислителя, третий вход которого через последовательно включенные второй сумматор, первый делитель 25 и первый блок извлечения квадратного корня подключен к третьему выходу вычислителя, а через последовательно включенные второй вычитатель, второй делитель и второй блок извлечениями() квадратного корня подключен к четвертому выходу вычислителя, четвертый вход которого соединен с вторыми входами второго сумматора и второго вычитателя, при этом выходы первого сумматора и первого вычитателя подключены соответственно к вторым входам первого и второго делителей.

4 паРаметров двухтональных сигналов; на фиг,2 — диаграмма напряжений, устройство для определения параметров двухтональных сигналов содержит блок 1 стробирования, первый дифференциальный усилитель 2, первый пороговый блок 3, первый элемент

И 4, второй дифференциальный усилитель 5, второй пороговый блок 6, второй элемент И 7, ограничитель 8, определитель 9 моментов экстремумов, формирователь 10 второй производной; первый,11, второй 12, третий 13, четвертый 14 блоки памяти, вычислитель 15, первый сумматор 16, первый вычитатель 17, второй сумматор 18, второй вычитатель 19, первый делитель 20, второй делитель 21, первый

22 и второй 23 элементы извлечения квадратного корня, первый 24, второй 25, третий 26 и четвертый 27 электронные ключи, блок 28 управления.

Устройство работает следующим образом.

При описании работы устройства предполагается, что постоянная составляющая входного сигнала равна ну.лю.

Блок 1. стробирования формирует строб-импульсы на своем первом входе только в те моменты времени t<, при которых U(ty) 7 U, а на своем втором входе — только в те моменты времени txr при которых U(tx) < где t моменты положительных экстремумов напряжения на первом входе блока 1 стробирования; U(t„) — значения напряжения U(t) в моменты .времени tx, U„ H U2 — значения напряжений на втором и третьем входах

Рвоьоой

987858 входного напряжения одним из известных способов.

Импульсы с выхода определителя

9 моментов экстремумов проходят на первый выход блока 1 стробирования при наличии положительного потенциала на первом входе первого элемента И 4, т.е. при U(t„) > Uq, а при наличии положительного потенциала на первом входе второго элемента

И 7, т.е. при U(t„). < Uz, проходят на второй выход блока 1 стробирования.

Формирователь 10 второй произ- водной формирует на своем выходе напряжение, равное второй производной его входного сигнала, одним из известных способов, например путем двойного дифференцирования входного сигнала и усиления в 1/ раз

1 где ь — время дифференцирования.

В качестве первого, второго, третьего и четвертого блоков 11 — 14 памяти используются схемы ВЫБОРКАЗАПОМИНАНИЕ, на выходах каждой из которых устанавливается и хранится напряжение, равное напряжению на ее первом входе в момент наличия импульса на ее втором входе. При поступлении нулевого потенциала на третьи входы первого, третьего и четвертого блоков 11, 13 и 14 памяти на их выходах устанавливается нулевое напряжение, а при поступлении нулевого потенциала на третий вход второго блока 12 памяти на ее выходе устанав" ливается положительный потенциал, близкий к напряжению питания.

Выходные напряжения первого,второго и третьего и четвертого блоков

11 — 14 памяти поступают соответственно на первый, второй, третий и четвертый входы вычислителя 15, осуществляющего операции сложения, вычитания и деления напряжений, а также операцию извлечения квадратного корня, при этом входящие в состав вычислителя 15 первый и второй сумматоры 1б и 18, а также первый и второй вычитатели 17 и 19 представляют .собой известные схемы сумматора и вычитателя с той лишь разницей, что на их входах сигналы делятся в

2 раза, например, с помощью резисторов, а на их выходах формируются .напряжения, равные полусумме и соответственно полуразности их входных напряжений.

Выходные сигналы вычислителя 15 проходят на выходы устройства при наличии положительных потенциалов на вторых входах первого, второго, третьего и четвертого электронных ключей 24 — 27, формируемых блоком

28 управления.

Оценка частот и амплитуд тональных сигналов осуществляется цикли25, U(Ц=Д 51n(a (+Ч +Д 5(tt(ul t+ g ) где А„,М,и Ч„ — амплитуда, круговая частота и начальная

30 фаза первого тональ-. ного сигнала;

А,ы и — амплитуда, круговая частота и начальчая фаза второго тональ35 ного сигнала;

П2 > U(tх„) > U так как Uz= +Ел,я;U„=O при этом в момент времени tx ñòðîá" импульс с выхода определителя 9 моментов экстремумов проходит на пер40 вый и второй выходы блока 1 стробирования и поступает на вторые входы блоков 11-14 памяти °

При этом на выходах первого и второго блоков 11 и 12 памяти уста45 навливаются напряжения соответственно U> = Uz = U(tx,J ) а на выходах третьего и четвертого блоков 13 и 14 устанавливаются напряжения U @ = U4 =

= U"(t„„)„ равные второй производной

50 входного сигнала в момент времени

tx В момент времени t максимального положительного экстремума вход" ного сигнала U(t» ) > U< и строб-импульса появляется на первом выходе блока l стробирования, при этом на выходах первого и третьего блоков 11 и 13 памяти устанавливаются напряже 1 П(Х1) H ПЗ ((х1) ветственно. В момент вРемени t хк ми"

® нимального положительного экстремума входного .сигнала U(tax) «u. и строб«импульс появляется на втором выходе блока 1 стробирования, при этом на выходах второго и четвертого блоков 12 и 14 памяти формируются б5 чески в интервалах времени Т (фиг,2,ц каждый из которых состоит из интервалов Т„: „T> и T З, где Т „- интервал установки устройства в начальиое состояние; Т - интервал оценки;

5 Т - интервал считывания результата оценки.

Импульсы установки устройства в начальное состояние.(фиг.2,в) и считывания результатов оценки 0 (фиг.2,г) формируются соответственно на первом и втором выходах блока 28 управления.

В течение интервала Т на выходах блоков 11 13 и 14 памяти уста15) навливается нулевое напряжение, а навыходе второго блока 12 памяти — положительное напряжение, близкое.к напряжению питания, при этом на втором и третьем входах блока 1 стробирования устанавливаются напря жения соответственно U (= 0 U g =

+ Епит °

В момент времени tX первого экстремума входного сигнала

987858 напряжения U> = U (tg„) и U4 — U "(tz ) соответственно.

Следовательно, в течение интерва" ла времени Т оценки на выходах первого и второго блоков 11 и 12 памяти устанавливаются напряжения и И>, равные соответственно значениям входного сигнала в моменты времени „ и „,, т.е. в моменты максимального и минимального положительных экстремумов входного сигнала, а на выходах третьего и четвертого блоков 13 и 14 памяти устанавливаются напряжения, равные второй производной входного сигнала соответственно в моменты времени t u (фиг.2,а) .

Максимальное экстремальное значение входного сигнала имеет место при У 7! +ц мю .(+(/ и—

2 а ° 2 2. 5 2 Ug A=,;

У- Ф вЂ” Л м>р

П6 1 " (г

Пд-- 10 a

U11=-Щ2 i П г - "

- Следовательно, независимо от соотношений амплитуд тональных сигналов на выходах первого и третьего

ЗО электронных ключей 24 и 26 устанавливаются напряжения, соответствующие амплитуде и частоте тонального сигнала с большей амплитудой, а на выходах второго и четвертого элект35 ронных ключей 25 и 27 — соответствующие амплитуде и частоте тонального сигнала с меньшей амплитудой (фиг.2,д).

При равенстве амплитуд тональных

4Q сигналов напряжения на выходах первого и второго электронных ключей

24 и 25 равны, так как V2 = О и

Ug = U6= 7/2 Ug.

Следовательно, предлагаемое устgg ройство определяет частоты и амплитуды тональных сигналов, неизвестные на приемной стороне, так как осуществляет оценку параметров тональных сигналов при отсутствии эталонов частот входных сигналов, причем частоты и амплитуды тональных сигналов определяются независимо друг от друга, а результаты оценки частот сигналов не зависят от соотношения их амплитуд.

При использовании предлагаемого устройства в составе приемника многочастотного кода представляется возможность применения только двух каналов с автоматической настройкой о на тональные частоты сигнала, параметры которого неизвестны на приемной стороне. При этом результаты оценки частот могут использоваться

:для автоматйческой настройки кана65 лов на частоты сигналов, а результапри этом 0„{первый сигнал) м A + Ay, Если предположить, что А < > A, то минимальное положительное экстремальное значение входного сигнала имеет место при ш„1+Ч и Л/2, Ш21+ Ч .Р/2 при этом U< (второй сигнал) А„- А

Значение второй производной входного сигнала в моменты его максимального и минимального положительного экстремумов соответственно равны

Uq (третий сигнал) A < co< + А ю ъ (четвертый сигнал) А„о — Л оз

2 2

В вычислителе 15 первый и второй сумматоры 16 и 18 формируют на своих выходах сигналы, равные полусуммам их входных сигналов, а первый и второй вычитатели 17 и 19 формируют на своих выходах сигналы, равные полуразйостям сигналов на их входах. Достигается это использованием известных схем суммирования и вычитания, входные сигналы которых делятся на

2, например, на резисторах.

В этом случае напряжения Ug — U на выходах узлов вычислителя 15 соответственно равны

+ ()2) A i 6 /z (()1 v ) 2

7 "/2 (4)

U< = (/2 (U — U ) -А, ф где 05, U6i U7 и Бэ - напряжения на выходах первого сумматора, первого вычитателя, второго сумматора ч второго вычитателя,, U9 — — U7/UG М-Ь3, ., 19 8/ ь 2 ъ .%= ы1

11 П « 2

Где U>, U,,U и U> — напряжения наio ч входах первого и второго делителей

20 и 21, и первого и второго элементов 22 и 23 извлечения квадратного корня °

НапРяжения Ug, U 6,V è U в ин"И тервалы Т проходят йа выходй устройства через электронные кхпочи 24

5 27, открытые импульсами со второго выхода блока 28 управления.

При этом на выходы первого и второго электронных ключей 24 и 25 проходят напряжения, соответствующие

1() амплитудам первого (с большей амплитудой) и второго (с меньшей амплитудой) тональных сигналов, на выходы третьего и четвертого электронных ключей 26 и 27 проходят напряжения, соответствующие частотам первого и второго тональных сигналов.

В случае, если Л > А минимальное положительное экстремальное значение входного .сигнала имеет место

20 + -Т/2 (/2 при

2" при этом У мА1 + А2 Б2 А9

987858

1О ты оценки амплитуд тональных сигналов — для регулировки усиления и установки пороговых уровней в каналах.

Кроме того, результаты оценки частот и амплитуд тональных сигналов могут использоваться для контроля качества сигналов в каналах и их соответствия допустимым значениям.

Устройство может быть выполнено на базе цифровой техники, причем в качестве вычислителя может использоваться микро-ЭВМ с ограниченными . возможностями

Формула изобретения

1. Устройство для определения параметров двухтональных сигналов, содержащее блок управления, блок стробирования и вычислитель, о т л ич а ю.щ е е с я тем, что, с целью повышения точности оценки при повышении быстродействия процесса оценки, в него введены формирователь второй производной, четыре блока памяти и четыре электронных ключа, первые, входы которых подключены соответственно к четырем выходам вычислителя, .первый, второй, третий и четвертый входы которого соединены соответственно с выходами первого, второго, третьего и четвертого блоков памяти, причем вход устройства соединен с . первым входом блока стробирования, с первыми входами первого и второго блоков памяти, выходы которых подключены соответственно к второму и третьему входам блока стробирования, и .с входом формирователя второй производной, выход которого подключен к первым входам третьего.и четвертого блоков памяти, при этом вторые входы первого и третьего блоков . памяти соединены с первым выходом. блока стробирования, второй выход которого подключен к вторым входам второго и четвертого блоков памяти, а третьи входы четырех блоков памяти подключены к первому выходу блока управления, второй выход которого соединен с вторыми входами электронных ключей, причем вычислитель со50 принятые во внимание при экспертизе

1.патент CtdA Р 3976843,кл.179-158, 1978 (прототип). держит два сумматора, два вычитателя, два делителя и два блока извлечения квадратного -корня, причем первый и второй входы вычислителя соединены соответственно с первыми и вторыми-входами первбго сумматора и первого вычитателя, выходы которых соединены соответственно с первым и вторым выходами вычислителя, третий вход которого через последовательно

10 включенные второй сумматор, первый делитель и первый блок извлечения квадратного корня подключен к третьему выходу вычислителя, а через последовательно включенные второй вычиf5 татель, второй делитель и второй блок извлечения квадратного корня подключен к четвертому выходу вычис.лителя, четвертый вход которого соединен с вторыми входами второго сум 0 матора и второго вычитателя, при этом выходы первого сумматора и первого вычитателя подключены соответственно к вторым входам первого и второго делителей.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок стробирования содержит последовательно соединенные первый дифференциальный усилитель, первый пороговый блок и первый элемент И, последовательно соединенные второй дифференциальный усилитель, второй порогоВый блок и второй элемент И, а также последо-, вательно соединенные ограничитель и определитель моментов экстремумов, выход которого подключен к вторым входам первого и второго элементов, И, выходы которых являются соответственно первым и вторым выходами блока стробирования, первый вход которого

40 соединен с входом ограничителя, с первым входом первого дифференциаль. ного усилителя и с вторым входом второго дифференциального усилителя, причем второй и третий входы блока

45.стробирования являются соответственно вторым входом:первого дифференциального усилителя и первым входом

;второго дифференциального усилителя.

Источники информации, 9aVe5a

Составитель В. Паницкий

Редактор П. Макаревич Техред О.Неие Корректор С. Шекмар

Заказ 10331/49 Тираж 67 5 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4