Устройство для измерения параметров транзисторов

Устройство для измерения параметров транзисторов

Иллюстрации

Показать все

Реферат

 

Сотоз Советсннк

Соцнвпнстнчесинк рес убпии

<и» 1

К АВТОРСКЬМУ СВИДЕТЕЛЬСТВУ (6I ) Дополнительное к авт. свид-ву— (5! )М. Кл. (22) Заявлено 25. 06. 81 (21) 3307014/18-21 с присоединением заявки М (23) Приорнтет—

6 О1 R 31/26

Гасудауствеай кеттвтет

СССР ав мюан аЗОвретеккв в верытнв

Опубликовано 23.01.83. Ь»оллетень Н 3 (53) УАК 21.382. .3(088.8) Дата опубликования описания 23.01.83

Ю.В.Шурупов, К.А.Баландин, В.

А.А.Самошин и Т.П.Ме (72) Авторы изобретения

Пензенский филиал Центральногот проектно-:;.; конструкторского бюро механизацнц и - ь»ттоматиаации.

Э (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ПАРАМЕТРОВ

ТРАНЗИСТОРОВ

Изобретение относится к измерительной технике, а именно к области контроля параметров транзисторов при их производстве, а также их применении.

Известно устройство для подбора пар транзисторов, содержащее два связанных электрических моста с испытуемыми транзисторами в смежных плечах, два усилителя в измерительных диагоналях моста, выходы которых соединены с входами индикатора, и обратную связь от индикатора через управляемый источник постоянного тока на базы испытуемых транзисторов (.1 ) ..

Подбор пар транзисторов осуществляется по принципу "да", "нет", что не позволяет оценивать неидентичность параметра внутри заданного диапазона.

Кроме того, устройство не позволяет измерять абсолютную величину параметра кажого из транзисторов. Недостатком является также невысокая точность из-за несимметричности RC плеч моста, обусловленная конечной точностью используемых элементов и их температурным и временным дрейфом.

Наиболее близким к предлагаемому . является устройство для измерения коэффициента усиления тока базы транзистора на границе насыщения, содер» жащее схему включения транзисл>ра, источник питания, базовый.резистор, усилитель, преобразователь напряжения в частоту, вентиль,. счетчик и индикатор 1 2 1 .

Однако известное устройство не позволяет проводить измерение отно шения статических коэффициентов передачи двух транзисторов.

Целью изобретения является расширение функциональных возможностей устройства.

Поставленная цель достигается тем, о что в устройство для измерения параметров транзисторов введены первый и второй синхронные переключатели, вторая схема включения транзистора, формирователь временного интервала, 3 99133 генератор счетных импульсов, делитель блок управления, блок связи, арифметический блок и дешифратор, причем первый и второй контакгы первого и второго синхронных переключателей подключены к входам и выходам первой и второй схем включения транзисторов соответственно, подвижный контакт пер вого синхронного переключателя соединен с выходом источника питания, под- !в вижный контакт второго синхронного переключателя - с вторым входом усилителя, первый вход которого подключен к общей шине, выход преобразователя напряжения в частоту соединен с !5 первым входом формирователя временного интервала, второй вход которого подключен к первому выходу блока управления, второй вход которого соеди. нен с вторым входом счетчика, выход щ которого подключен к входу дешифратора, выход формирователя временного ин<ервала соединен с первым входом вентиля, второй вход которого подключен к выходу генератора счетных д5 импульсов и входу делителя, выход ко" торого соединен с входом блока управления, третий выход которого подключен к первому входу блока связи, второй вход которого соединен с выходом дешифратора, выход которого соединен с входом арифметического блока,подключенного к входу индикатора, четвертый выход блока управления соединен с.входом источника питания, а

35 пятый выход подключен к подвижным кон тактам синхронных переключателей.

На чертеже приведена блок-схема предлагаемого устройства.

Устройство содержит источник пи- 40 тания 1 испытуемых транзисторов, схе. мы включения 2 и 3 испытуемых транзисторов, контакты синхронных переключателей для поочередного подключения испытуемых транзисторов к источнику питания 1 и включения в базовые цепи испытуемых транзисторов калибровочного сопротивления, которое связано с входом преобразователя 4 напрлжениея — частота через усилитель

5, выход преобразователя напряжениечас<ота соединвн с первым входом формирс>ва<еля 6 временного интервала, a

7 управления, входы вентиля 8 соединены с выходами формирователя 6 вре55 менного ин<ервала и генератора 9 счеl-Iblx импульсов, выход вентиля 8 подключ« к входу сче<чика !О, сбро7 ф совый вход которо о подключен к выходу блока 7 управления. Счетчик 10 связан с дешифратором !1, который соединен через блок связи 1? с арифметическим блоком 13, блок связи 12 соединен с управляющим блоком 7, со-, единенным с генератором 9 счетных импуль<;оа через делитель 14, блок 7 управления связан также с источником питания

1 испытуемых транзисторов, арифметический блок 13 связан с цифровым индикатором 15., Устройство работает следующим образом.

Источник питания 1 через переключающий контакт 17 устанавливает на одном из испытуемых транзисторов заданный режим работы. Переключающий контакт 18 подключает калиброванное сопротивление 16 в базовую цепь включенного транзистора. Необходимый режим работы испытуемого транзистора, положение переключающих контактов 17 и 18 определяется инициативным сигна лом с блока 7 управления, которое осуществляет необходимую последовательность операций, записанных по жесткой программе. Кроме инициативных сигналов на источник питания 1 и переключающие контакты 17 и 18 блок 7 управления выдает сбрасывающий сигнал на счетчик 10 импульсов, подготавливая его к приему информации; запрещающий и разрешающий сигналы на формирователь 6 временного интервала, завершая или разрешая прохождение информации на счетчик 10 импульсов; управляющие сигналы на блок связи 12, по которым в арифметический блок 13 заносится вся необходимая информация для выполнения вычислительных операций.

Переход от операции к операции осуществляется тактовой частотой, поступающей на управляющий блок 7 с генератора 9 счетных импульсов, через делитель 14.

Таким образом, после окончания калиброванного сопротивления 16 в базовую цепь включенного транзистора через него протекаег,1 .Образующееся падение напряжения, пропорциональное

3, поступает на вход усилителя 5, который выполняет функцию буферного каскада с усилением входного сигнала до уровня необходимого для сгабильной работы преобраэова<еля 4 напряжение частота, на выходе когорого вырабатывается час ««а пр< пор <и<1нальная Jg, д — = К Й1

36 где 35 - измеряемый базовый ток;

К вЂ” коэффициент пропорциональности; и - число., записанное в счетчике.

Коэффициент пропорциональности К ?s представляет собой произведение ко.эффициентов передачи последовательно соединенных звеньев канала измерения до счетчика импульсов КьК4КЬKF

30 где и — калибровайное сопротивление;

К вЂ” коэффициент передачи усилителя;

К - коэффициент передачи преобра4 зователя напряжения - часто- з5 та;

К вЂ” коэффициент передачи формиро6 вателя временного интервала;

К - )соэффициент передачи вентильВ ного устройства. ю

В соответствии с ГОСТ 18604.2-73 — 1.

Дв

21Е

Б

Представляя значение Э ЭВ имеем

" э = 1э К Н - (1)

Подбор пар гранзисторов no h«E осуществляется согласно следующему выражению = (-"- "" - 1) 100i (г) 21Е 1

50 где h - с.магический коэффициент

МЕЛ передачи тока первого гранзистора;

h - г-магический коэффициент

11Е передачи гока второго

TpaH3Hctopa, 5 9913

В дальнейшем удобнее работать с информационным сигналом, пропорциональным измеряемой величине h< ..

37 6

Д вЂ” процентное отклонением " Л от 132лЕ

Применение процессора, который состоит из управляющего 7 и арифметического 13 блоков позволяет легко осуществить алгоритмы обработанных данных, йзложенных в выражениях (1) и (2). Числа, записанные в счетчике

10 импульсов, поступают на дешифратор 11 и через блок связи 12 при наличии разрешающего сигнала с блока 7 управления обрабатывается арифметическим блоком 13. Результаты вычислений выводятся на цифровом индикаторе 15.

При удовлетворительном резульгате измерения Ь0„1 блок 7 управления выдает инициативный сигнал на регулируемый источник питания 1 и испытуемый транзистор переводится в следующий режим работы.

Таким образом, предлагаемое устройство позволяет измерить hit1E и индентификацию транзисторов по этому параметру в различных режимах, т.е. в различных точках рабочей харакгерисгики транзисторов.

Набор жестких программ, заложенных в блоке 7 управления, может быть значительно расширен, Формула изобретения

Устройство для измерения параметров транзисторое, содержащее схему включения транзистора, источник питания, базовый резистор, выводы которого подключены к первому и второму входам усилителя, выход которого соединен с входом преобразователя напряжения 8 частоту, вентиль, выход которого соединен со счетчиком, и индикатор, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей, в него введены первый и второй синхронные переключатели, -вторая схема включения транзистора, формирователь временного интервала, генератор счетных импульсов, делитель, блок управления блок связи, арифметический блок и дешифратор, причем первый и вгорой контакты nepaoro и второго синхронных переключателей подключены к входам первой и второй схем включения транзистора соответственно, подвижный контакт первого синхронного переключателя соединен с выходом источника питания, подвижный кон акг второго синхронного nepe cc:чагеп» вЂ” с вторым

Составитель Н.Щияков

Техред м. Тепер Корректор С.Шекмар

Редактор В. Иванова

Заказ 125/63 Тираж 708 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Ю

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

7 991 входом усилителя, первый вход которого подключен к общей шине, выход преобразователя напряжения в частоту соединен с первым входом формирователя временного интервала, второй вход кото- рого подключен к первому выходу блока уп. равлейия, второй вход которого соединен с вторым входом счетчика, выход которого подключен к входу дешифратора, выход формирователя временного 10 интервала соединен с первым входом вентиля, второй вход которого подключен к. выходу генератора счетных импульсов и входу делителя, выход кото" рого соединен с входом блока управле- 1s ния, третий выход которо о подключен

337 8 к первому входу блока связи, второй вход которого соединен с выходом дешифратора, выход которого соединен с входом арифметического блока, подключенного к входу индикатора, четверый выход блока управления соединен с вхо; дом источника питания, а пятый выход подключен к подвижным контактам синхронных переключателей.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Ю 693278, кл, G 01 R 31/26, 05.12.77.

2. Авторское свидетельство СССР

flo заявке N 3261461, кл. G 01 R 31/26, 16.03.81 (прототип).: