Устройство для контроля логических узлов

Устройство для контроля логических узлов

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву (22) Заявлено 101080 (g$). 2994819/18-24 с присоединением заявки Ио

Р Ц Кт,. з

Q Об F 11/2б

Государственный коинтет

СССР по делам нзооретеннй н открытий (23) Приоритет

Опубликовано 23.0183. оллетень ф о 3 ($3) УДИ 681.3 (088. 8) Дата опубликования описания 230183 (72) Авторы изобретения

P Ñ. Алумян, О.А. Шагинян и И.С. Желтова

- -" В тщ н 1дц> -о., (71 } Заявитель (54) УСТРОИСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ УЗЛОВ

Изобретение относится к вычислительной технике, в частности к системам программного контроля.

Известно устройство для отыскания неисправностей, на вход испытуемого изделия подается так называемый счетно-диагностический тест, а выходная реакция, являющаяся функцией данного теста, фиксируется на сдвиговом регис- о тре (lj .

Недостатком этого устройства является то, что оно предназначено для контроля узкого круга типа узлов, так как они не обеспечивают сопряжения с узлами, имеющими различную природу входных сигналов.

Наиболее близким к предлагаемому по технической сущности является уст-. ройство для контроля логических узлов, содержащее адресный коммутатор, выход которого подключен к входу блока анализа неисправностей, блок оперативной памяти, выходы которого подключены к .блоку управления, блоку генерации стимулирующих воздействий и блоку анализа неисправностей, блок управления, а также блок памяти неисправностей, соединенный входом с блоком выявления неисправностей, а выходом — с входом блока анализа неисправностей. 30

Генератор чисел вырабатывает серию кодовых комбинаций, которые посылает через блок коммутации стимулирующих воздействий на объект проверки, при этом обеспечивается rrpoaep«a на рабочей частоте объекта проверки независимо от: быстродействия оперативной памяти. Кодовые комбинации реакции объекта проверки накапливаются в блоке выявления неисправностей, в котором происходит сравнение по окончании работы генератора чисел накопленной информации с эталонной.При совпадении накопленной и эталонной информации блок оперативной памяти задает следую-. щий порядок следования воздействий генератору чисел (21.

В этом устройстве генератор стимулирующих воздействий, построенный на базе многоразрядного счетчика с управляемыми цепями сквозного переноса, подключаемыми к различным разрядам, хоть и дает возможность перебирать кодовые кимбинации на входе контролируемого иэделия, однако лишь на ограниченном множестве их. Вследствие это" го ограничивается возможность получения широкого набора кодовых комбинаций на входе испытуемого изделия, что особенно необходимо при контроле бло991430. ков памяти. Кроме того, данное устройство не обеспечивает сопряжение с Узлами, имеющими различные параметры входных и выходнйх цепей, Целью изобретения является расширение функциональных возможностей путем 5 ,обеспечения возможности сопряжения с .узлами, имеющими существенно различные параметры входных и выходных цепей.

Поставленная цель достигается тем,19 что в устройство для контроля логических узлов, содержащее блок памяти, ° блок управления, генератор импульсов, группу формирователей пачек импульсов группу формирователей серий импульсов15 группу формирователей уровней, счетчик циклов, элемент И, регистр хранения эталонных сигнатур, причем выход генератора импульсов соединен с первым входом блока управления и с первыми входами формирователей пачек импульсов группы, формирователей серий импульсов группы, первый выход блока памяти подключен к вторьм входам формирователей пачек импульсов группы, формирователей серий импульсов группы и к первь1м входам формирователей. уровней группы, второй выход блока памяти соединен с входом счетчика цик. лов, выход которого подключен к второму входу блока управления и к первому входу элемента И, выход которого является выходом устройства, первый выход блока управления подключен к входу блока памяти, второй выход блока управления подключен к третьим вхо35 дам формирователей пачек импульсов группы, формирователей серий испульсов группы и к вторым входам формирователей уровней группы, третий выход блока памяти подключен к входу регистра 40 хранения эталонных сигнатур, выход которого подключен к второму входу элемента И, введены блок согласования уровня сигналов, блок формирования сигнатур, первый вход которого подклю45 чен к выходу счетчика циклов1 второй вход — к выходу генератора импульсов, группа выходов блока согласования уровня сигналов подключена к группе входов блока формирования сигнатур, группа входов — к выходам формирователей пачек импульсов группы, формирователей серий импульсов группы, формирователей уровня группы, выход блока формирования сигнатур подключен к третьему входу элемента сравнения.

На фиг. 1 представлена структурная схема устройства для контроля логических узлов; на фиг. 2 — структурная схема одного из формирователей пачек импульсов; на фиг. 3 — временная диагоО рамма, поясняющая работу формировате" ля пачек импульсов; на фиг. 4 — структурная схема блока управления.

Устройство содержит генератор 1 импульсов (ГИ), блок 2 памяти, блок 3 65 управления, группу формирователей 4 пачек импульсОв (ФПИ), группу формирователей 5 импульсов (ФСИ), группу формирователей б уровней (ФУ), блок 7 согласования уровня сигнала, блок 8 формирования сигнатур; счетчик 9 цик лов, регистры 10 для хранения эталон ных сигнатур и элемент 11 сравнения,,первый вычитающий счетчик 12, регистр 23 величины длительности импульса, регистр 14 величины паузы между пачками, регистр 15 количества импульсов в пачке, счетчик 16 тактовых импульсов, вентильные группы 17-19, элемент 20 ИЛИ, элементы 21 — 24, триггеры 25

26, второй и третий вычитающие счет=, чики 27-28, счетчик 29, элемент 30 И, триггер 31 пуска, генератор 32 одиночных импульсов.

Блок памяти служит для хранения программ контроля.

Формирователи 4 пачек импульсов (ФПИ) обеспечивают формирование стимулирующих воздействий с характеристиками, заданными тестером.

Формирователи 5 серий импульсов (ФСИ) предназначены для формирования последовательностей импульсов. sФормирователи 6 уров ней 6 (ФУ) пред назначены для формирования постоянных уров ней.

Блок 7 согласования уровня сигнала обеспечивает преобразование стимулирующих сигналов и ответных реакций по уровню и форме с тем,чтобы обеспечить функциональную совместимость контро лирующей аппаратуры со всевозможными разнородными блоками и ячейками. Сле дует отметить, что для каждого тица контролируемых изделий разрабатывается соответствующий блок согласования уровня сигнала.

Блок 8 формирователя сигнатур представляет собой формирователь на базе сдвигового регистра, который снабжается рядом дополнительных обратных связей, участвующих в потактовой шифрации поступающего слова, преобразуя текущие входные биты, суммируясь с ни. ми по модулю 2.

Счетчиком 9 циклов задается количЕство циклов проверки:.

Элемент 11 сравнения полученные сигнатуры сравнивает с эталонными, на. ходящимися в регистрах 10 для хранения эталонных сигнатур.

Устройство работает следующим образом.

По командам из блока 3 управления из блока 2 памяти считывается информация относительно стимулирующих воздействий, подлежащих реализации на каждом из входов контролируемого иэделия (не показано). укаэанная информация заносится в ФПИ 4, ФСИ 5 и ФУ 6. Кроме того,.из блока 2 памяти в счетчик

9 циклов заносится информация о количестве циклов проверки, а в регистры

991430

10 хранения эталонных сигнатур - эталонные реакции контролируемого изделия.

Следует отметить, что по мере записи информации в счетчик циклов на выходе последнего формируется уровень напряжения, который разрешает функционирование блока 8 формирования сигнатур и блокирует элемент 11 сравнения.

Далее блоком 3 управления запускаются все ФПИ 4, ФСИ 5, ФУ 6, которые 1О и обеспечивают формирование стимулирующих воздействий с заданными характеристиками. Выходные реакции контролируемого изделия накапливаются в блоке 8 формирования сигнатур. Работа f5

ФПИ 4, ФСИ 5 и блока формирования сиг-. натур синхронизируется генератором 1 импульсов .

По мере прохождения каждого из цик 2О лов проверки содержимое счетчика 9 циклов уменьшается на единицу. По обнулении последнего блок 3 управления . блокирует подачу стимулирующих воздей ствий, кроме того, блокируется также работа блока 8 формирования сигнатур.

Сигналом со счетчика 9 циклов срабатывает элемент 11 сравнения н полученные сигнатуры сравниваются с эталонными с выдачей результатов сравне-. ния на рабочее место оператора.

На рабочее место оператора возможно вывести и соответствующие контрольные точки блока согласования уровня с иг налов с целью сообщения оператору дополнительной информации в случае отрицательных результатов проверки, Кроме того, в устройстве возможна и ручная проверка изделий посредством манипуляции коммутационными органами s. рабочего места,при этом выходы послед-40 них сопрягаются с контролируемым из-: делием через блок согласования уров ня сигналов.

Формирователь пачек импульсов рабо. тает следующим образом. 45

В первый вычитающий счетчик зано сится информация, поступающая из бло ка 2 памяти. Вычитающий счетчик 12 со держит информацию о паузе ЬТ, которую надо выдержать после запуска (фиг. 33 .5О

Регистр 13 величины длительности импульса хранит информацию о длитель ности импульсов в пачке М.

Регистр 14 величины паузы между пачками хранит информацию о количест- 55 ве импульсов, временем следования которых определяется пауза между пачкаМИ.

Регистр 15 количества импульсов в пачке содержит информацию о количестве импульсов 0 в пачке.

Счетчик 16 тактовых импульсов служит для задания серий импульсов различной частоты.

Рентильная группа 17: служит для выборки серии импульсов соответствую- 65 щей частоты. Первый триггер.25 пред назначен для отпирания элемента 21.

Триггер 26 служит для поочередного отпирания элементов И 22 - 23. Второй вычитающий счетчик 27 служит для отс, чета величины паузы между пачками. Третий вычитающий счетчик 28 служит для отсчета количества импульсов в пачке.

Вентильные группы 18 и 19 служат для передачи кодов величины паузы между пачками из регйстра 14 величины паузы между пачками и количества импульсов в пачке, из регистра 15 количества им пульсов в пачке соответственно в счетчик 27 величины паузы между пачками и счетчик 28 количества импульсов в пачке.

Формирователь пачек импульсов ра ботает следующим образом.

Информация о количестве импульсов

N в пачке,,о количестве импульсов 4, :временем следования которых определяется пауза между пачками, а также ин. формация о длительности импульсов М в пачке и о паузе д Т, которую надо выдержать после запуска ФПИ, поступает в первый вычитающий счетчик 12.

При записи информации в регистр 14 величины паузы между пачками и в регистр 18 количества импульсов в пачке информация автоматически заносится соответственно в вычитающие счетчики .

27 и 28.

В исходном состоянии триггеры 25 и 26 находятся соответственно в нулевом и единичном состояниях.

После запуска схемы начинает работать вычитающий счетчик 12, а остальные узлы схемы бездействуют пока не переключится триггер 25. Как только ю счетчик 12 отсчитывает положенную паузу д Т, триггер 25 устанавливается в единичное состояние, отпирая тем самым элемент И 21, на второй вход последнего через элемент ИЛИ 20 поступает серия импульсов с выходов счетчика 1 6 тактовых импульсов, управляемых со стороны регистра 13 длительнос ти импульса посредством вентильной группы 17. Поскольку при каждой заданной величине М, которую целесообразно представить унитарным кодом, отпирается лишь один вентиль иэ всей вентильной группы, то на выходе элемента ИЛИ

20 получаем серию импульсов заданной частоты. Поскольку триггер 26 первоначально находится в единичном состоя. нии, то импульсы с выхода элемента

ИЛИ 20 через открытый элемент И 22 по. ступают на вход вычитаЮщего счетчика

28 до тех пор, пока последний не об- нулится. Тем самым обеспечивается отсчет велиЧины N. Как только счетчик

28 обнуляется, сигналом обнуления триггер 26.сбрасывается в нулевое состояние и, кроме того, в счетчике

28 восстанавливается величина N (с выхода регистра 15 количества импуль"

991430 сов через вентильную группу 19) . При: этом запирается элемент И 22 и отпирается элемент И "23. Серия импульсов с выхода элемента ИЛИ 20 поступает уже на вход вычитающего счетчика 27, обеспечивая отсчет количества импуль- 5 сов в паузе между пачками. Как только счетчик 27 обнуляется, сигналом обнуления триггер 26 сбрасывается в единичное состояние, кроме того, в счетчике 27 восстанавливается величина L 10 (с выхода регистра 14 величины паузы между пачками через вентильную группу 18). Далее описанный цикл переключения триггера 26 периодически повторяется. 15

Поскольку выход ФПИ снят с выхода элемента И 22, то пачки импульсов будут наблюдаться на выходе лишь Во время работы счетчика 28, чем и обеспечивается требуемое количество импуль- 0 сов в пачке.

Блок управления должен обеспечить ( считывание информации из блока 2 памяти в ФПИ 4, ФУ 6, ФСИ 5, счетчик 9 циклов и регистр 10 хранения эталонных25 сигнатур. Если условиться, что указанная информация должна быть размещена в блоке 2 памяти в виде некоторого массива со строгим упорядочением ее по следующим друг за другом адресам, то блок управления может быть исполнен на базе счетчика, последовательно задающего соответствующие блоки памяти. Кроме того, блок управления должен обеспечивать пуск и останов всего устройства в целом.

Работает блок следующим образом.

В исходном состоянии триггер 31 и счетчик 29 обнулены, при этом на выходе триггера, подключенном к элементу И 30 и установочному входу счетчи- 40 ка 29, фиксируется уровень, запирающий элемент И 30 и устанавливающий счетчик 29 в нулевое состояние (нулевой код счетчика не используется) .

После пуска устройства на единичный 45 вход триггера 31 поступает сигнал, устанавливающий его в единичное состояние. Тем самым отпирается элемент И

30 и тактовые импульсы с выхода генератора .поступают на счетный вход счет-50 чика 29, обеспечивая последовательное

Формирование адресов блока 2 памяти,,с которого происходит последователь=ное считывание информации.в ФПИ 4, ФСИ 5, ФУ б, счетчик 9 циклов и регистр 10. По переключении последнего разряда счетчика (при этом уже вся необходимая информация из блока 2 памяти уже считаца) происходит блокировка элемента И 30 и отпирание элементов И 24, ФПИ 4 (Фиг. 2). При этом работа блока управления блокируется и запускаются ФПИ 4, ФСИ 5, ФУ 6. Когда необходимое количество циклов контроля будет отработано, сигналом с выхода счетчика 9 циклов посредством

ГОИ 32 триггер переключится в нулевое состояние, вследствие чего в нулевое состояние переключится и счетчик 29.

При этом снимется отпирающий сигнал с входов элементов И 24 (фиг ° 2) и

ФПИ 4 заблокируются. Заблокируются также ФСИ 5 и ФУ 6.

Счетчик 9 циклов может быть исполнен на базе вычитающего счетчика, на вход которого через элемент И поступают счетные импульсы заданной частоты. Второй вход элемента И должен подключиться в этом случае к выходу дешифратора нуля, соединенного по входу с разрядными выходами вычитающего счетчика. Выход дешифратора нуля и является выходом счетчика циклов.

Информация в блок памяти может вводиться либо вручную с какого-либо носителя посредством устройства ввода, либо автоматически из-центрального процессора контрольно-диагностической аппаратуры (не показаны).

Использование блоков согласования уровня сигналов, а также формирователя пачек импульсов выгодно отличают редлагаемое устройство от известных, идетельством чему служит обеспечение возможности сопряжения с узлами и блоками, имеющими различные параметры входных и выходных цепей, а также увеличение достоверности контроля, достигаемое благодаря подаче на вход контролируемых иэделий пачек импульсов с требуемыми характеристиками.

Формула изобретения

Устройство для контроля логических узлов, содержащее блок памяти, блок управления, генератор импульсов, группу формирователей пачек импульсов, группу формирователей серий импульсов, группу формирователей уровней, счетчик циклов, элемент И, регистр хранения эталонных сигнатур, причем выход генератора импульсов соединен с первым входом блока управления и с первыми входами формирователей пачек импульсов группы, формирователей серий импульсов группы, первый выход блока памяти подключен к вторым входам формирователей пачек импульсов группы, формирователей серий импульсов группы и к первым входам формирователей уровней группы, второй выход блока памяти соединен с входом счетчика циклов, выход которого подключен к второму входу блока управления и к первому входу, элемента И, выход которого является выходом устройства, первый выход бло ка управления подключен к входу блока памяти, второй выход блока управления ! подключен к третьим входам формирователей пачек импульсов группы, формирователей серий импульсов группы и к вторым входам формирователей уровней

991430

10 группы, третий выход блока памяти под.ключен к входу регистра хранения эталонных сигнатур, выход которого подключен к второму входу элемента И, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей, за счет обеспечения возмож. ности сопряжения с узлами, имеющими существенно различные параметры входных и выходных цепей, в него введены блок согласования уровня сигналов, блок формирования сигнатур, первый вход которого подключен к выходу счет.чика циклов, второй вход — к выходу генератора импульсов, группа выходов блока согласования уровня сигналов подключена к группе входов блока формирования сигнатур, группа входов— к выходам формирователей пачек импуль; сов группы, формирователей серий импульсов группы, формирователей уровня группы, выход блока формирования;сигнатур подключен к третьему входу элемента сравнения.

Источники информации, 10 принятые во внимание при экспертизе

1. Авторское свидетельство СССР

В 208355, кл. G 06 F ll/00 1966.

2 ° Авторское свидетельство СССР

В 469971, кл. G 06 P ll/00, 1972 (про 5 тотип} °

991430,.

Тираж 704 Подписное

ВНИИПИ Росударственного комитета СССР по делам.изобретений и открытий

113035, Москва, Ж»35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Составитель A. Зинькова .Редактор С. Патрушева Гехред T.Ôàíòà Еоррек тор А, Дзятко

Заказ 135/67