Интегратор хроматографических данных

Интегратор хроматографических данных

Иллюстрации

Показать все

Реферат

 

(72) Автор изобретения .

Б. И. Талашов (74) Заявитель (54) ИНТЕГРАТОР ХРОМАТОГРАФИЧЕСКИХ ДАННЫХ

Изобретение относится к автоматике и вычислительной технике, в частности к автоматической обработке хроматографичес кой информации.

Известен интегратор, содержащий

5 аналого-цифровой преобразователь, блок вычитания, цифровую следящую систему, блок управления, сравниваюший сигна с пороговым значением и вычисляющий первые разности 11 .

Известен также интегратор для хроматографического анализа, содержащий блок

-детектирования пиков, блок коррекции базовой линии, преобразователь напряжение-частота; вентиль, счетчик-накопитель 23

Однако известные устройства имеют низкую точность интегрирования хроматографических пиков прн наличии на входе преобразователя помехи известной функциональной зависимости от времени с медленно, монотонно или скачкообра но изменяющейся производной. Подобной помехой в хроматографии может служить как пик растворителя, на заднем склоне которого появляются анализируемые пики, сдвиг нулевой ликии, смешение нулевой линии из-за градиентного элюирования или неизотермического процесса хроматографического разделе-йия, переключения чувствительностй вход ного усилителя.

- Наиболее близким к предлагаемому изобретению по технической сущности является интегратор хроматографических данных, содержащий аналого-цифровой преобразователь (напряжение-число-импульсйый код), выход которого соединен с входом блока интегрирования (счетчик импульсов), выход котофЬго подключен к первому входу элемента И, второй вход элемента И подключен к выходу реле времени, вход запуска которого подключен к входу обнуления блока интегрирования и к выходу блока сравнения с порогом, содержащего счетчик

991

Узел слежения содержит блок памяти, блок элементов И, цифровой фильтр, переключатель, первый вход которого яв» ляется информационным входом узла сле- 4> жения и соединен с входом блока памяти, управляющий вход является первым управляющим входом узла слежения, а выход переключателя соединен с первым входом цифрового фильтра, выход которо- 50

ro подключен к второму входу переключателя и является выходом узла слежения, а второй вход соединен с выходом блока элементов И узла слежения, управляющий вход блока элементов И является SS вторым управляющим входом узла слежения, а информацйонный вход соединен с выходом блока памяти.

3, импульсов, дешифратор, два элемента

ИЛИ, управляющий триггер, вход блока сравнения с порогом соединен с выходом аналого-цифрового преобразователя (3) .

Однако этот интегратор также имеет пониженную точность интегрирования при наличии на входе преобразователя помехи с медленно, монотонно или скачкообразно изменяющейся во времени производной. 10 цель изобретения — повышение точности интегрирования при воздействии помехи с медленно, монотонно или скачкообразно изменяющимся значением.

Поставленная цель достигается тем, что в интегратор хрсматографических данных, содержащий аналого-цифровой преобразователь, реле. времени, вход запуска которого подключен к выходу порогового блока, сумматор, выход ко- 20 торого соединен с первым входом блока элементов, И, введены дешифратор, узел слежения и блок вычитания, первый вход которого соединен с выходом аналогоцифрового преобразователя, второй вход - 2$ с выходом узла слежения, а выход подключен к первому входу сумматора и входу порогового блока, информационный вход узла слежения соединен с выжъдом аналого-цифрового преобразователя, З0 первый и второй управляюшие входы узла слежения соединены с выходом реле времени и с первым выходом дешифратора соответственно, входы дешифратора подключены к выходам порогового блока и реле времени соответственно, второй выход дешифратора соединен с входом обнуления сумматора, а вход сброса реле времени и второй вход блока элементов И подключены к третьему, выходу дешифратора, 443 4

На фиг. 1 дана схема интегратора; на фиг. 2 — временные диаграммы, поясняющие его работу, Предлагаемый интегратор хроматографических данных (фиг. 1) содержит аналогоцифровой преобразователь (AIIII) 1, блок 2 вычитания, узел 3 слежения, пороговый блок 4 реле 5 времени, дешифратор 6, сумматор 7, блок элементов И 8. Узел 3 слежения состоит иэ переключателя 9, цифрового фильтра 10, блока 11 памяти, блока элементов И 12.

На информационных шинах AIIII 1 с выхода синхронно с заданным периодом формируется код числа, пропорционал ный мгновенному значению аналогового входного сигнала и поступающий по информационным шинам на входные шины первого входа блока 2 вычитания и входные шины узла 3 слежения. На выходных шинах блока 2 вычитания синхронно с периодом работы аналого-цифрового преобразователя 1 формируется код числа, равный разности кодов с первого и второ- .:. го входов блока 2 вычитания и поступаюший с тем же периодом на вход сумматора 7 и вход порогового блока 4 кс торый выполнен на дешифраторе, двух элементах ИЛИ и управляющем триггере .

С выхода порогового блока 4 подается логический сигнал нуля или единицы на первый вход дешифратора 6 и вход запуска реле 5 времени, представляющий иэ себя формирователь импульса управляемой длительности по входу сброса.

Выходной сигнал с реле 5 времени поступает на второй вход дешифратора 6, формирующего с трех выходов соответственно логические функции

Ъ1=х1Х il --х.ф, ъ,=х„х, Х ó, — логические сигналы .

11 первого и второго входов дешифраторов; ! м u . - логические сигналы первого, второго, третьего выходов дешифратора..

Первый выход дешифратора 6 соединен с входом управления последователь ного сумматора 7 и сигналом логической единицы, разрешает его работу. Второй выход дешифратора 6 соединен с входом сброса реле 5 времени и с управляющим входом блока элементов И 8, на информационный вход которого поступает с выходр последовательного сумма5 - 9914 тора 7 значение накопленного кода. С выхода реле 5 времени и третьего выхода дешифратора 6 поступают соответственно управляющие логические сигналы на, первый и второй управляющие входы узла 5

3 слежения. Узел 3 слежения преднаэначен для отслеживания медленно изменяющейся во времени помехи, возникающей на входе преобразователя из-за случайного или программного изменения параметров хроматографического процесса, наличия на хроматограмме фоновых сиг налов {пик растворителя), сдвига нулевой линии и т.п. Данная помеха представляется волновой моделью и описывается в общем случае линейным дифференциаль ным управлением И-го порядка с вынуждающим воздействием в его правой части, представленным в виде последовательности случайно появляющихся им- Ю пульсных функций различного порядка с интервалом между импульсными функциями, превышающим длительность õðîматографического пика. Первый управляющий вход узла 3 служит для переклю- 2$ чеиия режима работы блока из состояния отслеживания сигнала помехи с пре. образователя без хроматографического пика в состояние отслеживания сигнала помехи совместно с хроматографическим 36 пиком и обратно. С выхода узла 3 слежения снимается сигнал, описывающий свободно решение разностного уравнения помехи, полученного при дискретизации дифференциального уравнения помехи на входе преобразователя. Второй управляющий вход узла 3 служит для подачи сщ нала, устанавливающего параметры начальных условий раэностного уравнения .помехи. Узел 3 слежения состоит из щ блока 11 памяти, блока элементов И 12, цифрового фильтра 10, переключателя 9, на первый вход которого по информационным шинам поступает синхронно с работой преобразователя 1 код .

Хисла с входа узла 3, второй вход переключателя 9 соединен по информационным шинам с выходом цифрового фильтра 10 и выходом узла 3. Вы ход переключателя 9 связан по информационным шинам с первым входом цифрового филаера 10 Управляющий вход переключателя. 9 соединен с первым управляю- щим входом узла 3 и по сигналу логи ê< нуля или пдиницы под < 55 ответственно выход переключателя 9 к первому или второму входам. Цифровой фильтр 10 цо второму входу соединен с, выходом блока элемента И 12. и реали43 6 зован на +1 каскадной цифровой линии задержки на сдвиговом регистре и выполняющий синхронно с преобразователем 1 преобразование кода числа на первом входе в код числа на выходе по формуле кТ =@ ЦК-1)т 1+9<" Ю -МТ)+.+Ъ+хЦк-нЛ 3, где ) ((к-1)Т3 .- 1-:й — Maoz8CT3% Hp015» . лых значений ко» дов чисел посту пивших на вход цифювого фильтра; Ъ .; Ч . М - множество весо»вых коэффицивн»тов фильтра;

j q порядок дифференциального уровня . помехи.

Цифровой фильтр 10 является фильтром нижних частот, aepxass частота среза которого выбирается из условия

- минимальная частота спектра

С полезного сигнала, - верхняя частота спектра сиг

Г нала помехи.

Блок 11 памяти своим информационным входом соединен с входными шина ми узла 3. а выходом соединен с входом блока элементов И 12, управляющий вход которого соединен с вторым управ-. ляющим входом узла слежения. Конструктивно блок 11 памяти выполнен на кас- кадной цифровой линии задержки на сдвиговом регистре, информационный вход которого через блок. элементов И 12, уп- . равляемый сигналом с второго управляющего входа узла 3, поступает на второй вход цифрового фильтра 10.. Блок 11 памяти выполняет функцию запоминания последних текущих значений «одов чисел, формируемы х с выхода преобразователя

1, и по сигналу логической единицы с второго управляющего входа узла 3 через блок элементов И 12 производится запись кодов чисел в сдвиговый регистр цифрового фильтра 10 Временная диаграмма управления работой интегратора приведена на фиг, 2. Режим работы узла 3 слежения в состоядии отслеживе ния сигнала помехи совместно.с хроматографическим пиком пеализуется переклю

7 99 чением работы цифрового фильтра 10 на себя посредством переключателя 8.

Интегратор работает следующим образом.

Первоначально с выхода аналого-циф-. рового преобразователя 1 поступает сиг нал помехи на вход блока 2 вычитания и вход узла 3 слежения. Начальные условия раэностного управления помехи установлены и определяются входным сигналом с преобразователя 1. Сигналы на управляющих входах узла 3 отсутствуют. Логический нуль с первого выхода дешифратора 6 запрещает интегрирование, и значение сигнала с выхода сумматора

7 держит равным нулю. Логический нуль с второго выхода дешифратора 6 запрещает прохождение сигнала на внешнее устройство. На третьем выходе дешифратора 6 тоже логический нуль. Максимальная длительность времени генерации логической единицы с выхода реле 5 времени задается большИМ максимально возможной длительности хроматографического пика и определяется иэ соотношения,ф

Г Тр С! где — верхняя частота спектра сигнала помехи; — минимальная частота спектра полезного сигнала;

Тр — максимальная длительность времени генерации реле.

При появлении на входе аналого-цифрового преобразователя 1 сигнала хроматографического пика, сигнал с выхода блока 2 вычитания превысит значение порога, заданное в пороговом блоке 4, который на выходе выдает сигнал corsческой единицы и запускает реле 5 времени. С первого выхода дешифратора 6 логической единицей снимается запрет на суммирование кода, поступающего с блока 2 вычитания. Со второго и третьего выходов дешифратора 6 снимаются нули и на блоке элементов И 8 происходит запрет выдачи значения накопленной суммы в сумматор 7 на внешнее устройство. Когда время срабатывания реле 5 превышает длительность пика, B момент, когда заканчивается хроматографический пик, вырабатывается сигнал логической единицы с второго входа дешифратора 6, который разрешает через блок элементов И 8 прохождение накопленной суммы с выхода сумматора 7, величина которой пропорциональна величине интеграла пика, на вход преобраэо1443 8 вателя. На первом выходе дешифратора

6 устанавливается значение логического нуля, который запрещает суммирование и сбрасывает накопленную сумму в сумматоре 7 в нуль. Одновременно сигнал со второго выхода дешифратора 6 по входу сброса реле 5 прекращает генерацию, сигнала с выхода реле 5, после чего сигнал с второго выхода дешифратора

30 6 устанавливается и нуль и возврашает реле 5 времени в первоначальный ждущий режим. На время генерации сигнал с выхода реле 5 по первому управляющему входу узла 3 слежения переводится в режим отслеживания сигнала помехи при наличии хроматографического пика, что выражается в генерации с выхода дешифратора 6 синхронно с преобразователем 1 кода свободного решения разностного уравнения помехи, начальные условия которого определяются значениями кодов сигнала до начала хроматографического пика. Сигнал логической единицы с третьего выхода дешифратора 6 не появляьZS ется и коррекция начальных условий дифференциального уравнения помехи не происходит. Временная диаграмма работы дешифратора 6 совместно с реле 5 времени показана на фиг. 20. Если на входе преобразователя сигнал помехи изменил свое поведение во времени из-за влияния внешних условий, скачка производной значения сигнала или других параметров хроматографического процесса и

3S длительность этого воздействия превышает максимальное время срабатывания реле 5, то сигнал разрешения выдачи кода сумматора 7 на внешнее устройство, подаваемый на блок элемента И

8, не поступает, сумматор 7 прекращает свою работу, а с третьего выхода дешиф. ратора 6 на второй управляюший вход узла 3 поступает сигнал логической единицы, по которому происходит кор45 рекция начальных .условий раэностного уравнения помехи и дальнейшая генерация с выхода узла 3 кода свободного решения уравнения помехи и с новыми начальными условиями.

Временная диаграмма работы дешиф50 ратора 6 и реле 5 времени показана на фиг. 25, Таким образом, предлагаемый интеко ратор интегрирует хроматографические пики с заданным ограничением во време as, на фоне сигнала помехи, описываемой известным линейным дифференциальным управлением, обнаруживает случайные

9 QQ изменения в поведении помехи во времени, связанное с внешними или внутренними условиями хроматографичес кого процесса, и корректирует это изменение заданием новых начальных условий для дифференциального уравнения помехи.

Предлагаемый интегратор может служить для более точного интегрирования хроматографических пиков, на которых, по причине сбоев канала передачи информации -от источника до преобразователя или внешних причин, в случайные моменты времени проявляются выбросы сигнала - импульсная помеха.

Ф ормула изобретения

1. Интегратор хроматографических данных, содержшций аналого-цифровой преобразователь, реле времени, вход запуска которого подключен к выходу порогового блока, сумматор, выход ко- торого соединен с первым входом блока элементовИ, отличающийся тем, что, с целью повышения точности интегрирования при воздействии помехи с медленно, монотонно или скачкообразно изменшощимся значением, в него введены дешифратор, узел слежения и блок. вычитания, первый вход которого соединен с выходом аналого-цифрового преоб-. разователя, второй вход - с выходом узла слежения, а выход подключен к, первому входу сумматора.и входу порогового блока, информационный вход узла слежения соединен с выходом аналогоцифрового преоьразователя, первый и второй управляющие входы узла ележения

10 соединены с выходом реле времени и с первым выходом дешифратора, соответственно, входы дешифратора подключены к выходам порогового блока и реле вре- . мени соответственно, второй выход де- шифратора соединен с входом обнуле ния сумматора, а вход сброса реле времени и второй вход: блока элементов

И. подключены к третьему выходу дешифt0 ратора.

2. Интегратор по п.l, о т л и ч аю ш и и с я тем, что узел слежения содержит блок памяти, блок элементов

И, цифровой фильтр, переключатель, пер

15 вый вход которого является информапионным входом узла слежения и соединен с входом блака памяти, управляющий вход является первым управляющим входом узла слежения, а выход переключа2е теля соединен с первым входом цифрового фильтра, выход которого подключен к второму входу переключателя и является выходом узла слежения, а второй вход соединен с выходом блока элементов И

25 узла слежения, управляющий вход блока . элементов И . является вторым yapawts-, ющим входом узла слежения, а информационный вход соединен с выходом бло ка памяти.

30 Источники информацщ4 принятые во внимание при экспертизе

1. Гуревич А. JL и др. Автоматичео4 кий хроматографический анализ. JL, Хи мия, 1980, с. 147-149.

2. Патент США ¹ 3797300, кл. 601Й 31/08, опублик. 1971.

3. Авторское свидетельство GCtP

¹ S70066, кл. GO6GI 7/18, 1977 (прототи ).

901443

Составитель С. Белан

Редактор С. Патрушева Техред Т. Матюка Корректор М. Демчик

Заказ 136/68

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4