Устройство для измерения и регистрации скорости и направления течений

Устройство для измерения и регистрации скорости и направления течений

Иллюстрации

Показать все

Реферат

 

5.

В. Б. Ибрагимов, А. О. Бабахннов, P " .;:: Т щел берг"" и А. А. Кравцов ,,.1

/, - .,...:.д й"

Специальное конструкторское бюро т еафЯз9 4 й9Щ ; приборостроения Научного центра "Геофизика

AH Азербайджанской CCP (72) Авторы изобретения (7) ) Заявитель (54} . УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ И PEIHCTPAUHH

СКОРОСТИ И НАПРАВЛЕНИЯ ТЕЧЕНИЙ

Изобретение относится к океанографическому приборостроению и может быть использовано в глубоководных аппаратах для измерения и регистрации параметров подводных течений.

По основному авт. св. № 276549 5 йзвестно устройство для измерейия и регистрации скорости и направления течений, содержашее приемник скорос-. ти потока, выполненный в виде винта, корпус и размещенные в нем приемник

1О направления, выход которого через цервый временной преобразователь (последовательно соединенные фаэоврашатель и .преобразователь фазы во временной

: интервал) подключен к одному из сигналь15 ных входов блока коммутации, импульс° ный преобразователь числа оборотов винта, магнитосвяэайный с приемником скорости потока и подключеннъ|й через второй временной преобразователь (преобразователь частоты повторения импульсов во временной интервал) к другому сигнальному входу блока коммутации, 2 третий вход которого соединен с блоком питания, а выход — со входом блока цифрового пересчета, и блок магнитной памяти (регистратор), подключенный к выходу блока цифрового пересчета 1 ).

Недостатком известного устройства является низкая достоверность получаемых результатов, обусловленная тем, что импульсы, формируемые временными преобразователями, могут частично совпадать во времени (фиг. 1, б и в). В этом случае блок коммутации, переключая каналы (например, с первого канала, в котором формируется результат измерения мгновенного значения направления течений (фиг. 1 ° 6-1), на второй канал, в котором формируется результат измерения мгновенного значения скорости течений (фиг. 1 б-2), подключает на вход блока цифрового пересчета не целый импульс (с выхода временного преобра- зователя второго канала), s длительности которого содержится полезная инфор1 мация об измеряемом параметре (в дан3 9931 ном случае о скорости течений), а только часть его (заштриховано на фиг. 1, б-3).

В результате будет закодирована и записана (как здесь, так и в случае фиг. 1, в при переключении со второго канала на первый )ложная информация, не соответствующая истинному значению измеряемого параметра; при этом ее достоверность после считывания с регистратора и воспроизведения в форме, удобной для восприятия оператором, очевидно, окажется недостаточной для оценки состояния подводной среды.

Цель изобретения — повышение достоверности получаемых результатов при любом временном положении импульсов относительно друг друга путем усовершенствования известного устройства.

Поставленная цель достигается тем, что в устройство введен логический блок, состоящий из двух формирователей, трех

О-триггеров, двух элементов И и элемента НЕ, а блок коммутации состоит из двух элементов И и одного элемента

ИЛИ, причем выход первого временного преобразователя соединен с первым входом первого элемента И блока коммутации, а через первый формирователь — с первым входом первого элемента И логического блока, второй вход которого подключен к 3-входу и инверсному выходу третьего Д-триггера и к третьему входу первого элемента И блока коммутации, а выход — к,Р -входу второго )-триггера и к . С входу первого Д-триггера, R -вход коФорого соединен с вы3$ ходом второго элемента И.логического блока и с С-входом второго Q -триггера, а выход - со вторым входом первого элемента И блока коммутации, выход которого под40 ключен к первому входу элемента ИЛИ, выход которого подключен через элемент

НЕ к С-входу третьего )-триггера и является выходом блока коммутации, выход второго временного преобразовате45 ля соединен с третьим входом второго элемента И блока коммутации, а через второй формирователь — с первым входом второго элемента И логического блока, второй вход которого подключен к выходу третьего Д-триггера и к первому входу второго элемента И блока коммутации, при этом выход второго

Q -триггера соединен со вторым входом второго элемента И блока коммутации, выход которого подключен ко второму входу элемента ИЛИ.

Сущность изобретения заключается в том, что дополнительно введенный

27

4 в состав устройства логический блок анализирует временное положение выходных импульсов преобразователей относительно друг друга и по результатам анализа формирует управляющие сигналы для блока коммутации таким образом, чтобы подключить ко входу блока цифрового пересчета импульсы, несущие информацию и направлении и скорости течений, поочередно (если они не совпадают во времени, фиг. 2, а — 3; для наглядности все импульсы пронумерованы )или поочередно, исключая частично совпадающие во времени импульсы (фиг. 2, 6-3 и .в-3).

Логический блок необходим для анализа временного положения выходных импульсов временных преобразователей относительно друг друга и формирования управляющих сигналов для блока коммутации. Первый (второй) формирователь в составе логического блока необходим для формирования короткого импульса наносекундной длительности в момент времени, соответствующий переднему фронту поступающего HB его вход импульса, несущего информацию и направленности (скорости) течений. Элементы И в составе логического блока необходимы для управления моментом включения соответствующих 3 -rpnr repoa. Элемент

НЕ, подключенный к третьему входу логического блока, необходим для управления моментом переключения третьего

)) -триггера, который (как и первые два

Д -триггера) необходим для формирования управляющих сигналов, поступающих далее, на блок коммутации. Приведенная совокупность признаков является также и достаточной для повышения достоверности получаемых результатов.

На фиг. 1 показаны временные диаграммы, иллюстрирующие процесс измерения в известном устройстве и причину невысокой достоверности получаемых в нем результатов; на фиг. 2 временные диаграммы, поясняющие сущность предлагаемого технического решения; на фиг. 3 и 4 — соответственно структурные схемы устройства и одного.из его узлов — логического блока; на фиг. 5 и 6 — временные диаграммы работы логического блока (совместно с блоком коммутации) для двух возможных вариантов расположения во времени измеряемых импульсов относительно друг друга.

Устройство содержит (фиг. 3) приемник 1 .скорости потока, корпус 2 и разЛогический блок анализирует временное положение поступающих на его входы 8 и 9 импульсов и по результатам анализа формирует управляющие сигналы (снимаются с выходов 10-13) для блока 14 коммутации (который, в свою, очередь, управляет блоком 7 по входу

15 последнего) с тем, чтобы подключить к входу бпока 16 цифрового пересчета импульсы, несушие информацию о направлении и скорости течений (поступают на сигнальные входы бпока коммутации, поочередно, если они не совпадаютво времени, или поочередно, исключая совпадающие во времени импульсы. Блок

16 цифрового пересчета реализует операкию кодирования длительности указанных импульсов и выдает результат этой операции на регистратор 17 куда также заносится. признак канала с блоха 7 (эта связь на фиг. 3 не показана). Информация, храняшаяся в регистраторе, после проведения эксперимента мажет

99У31 мещенные в нем приемник 3 направления, выход которого подключен ко входу временного преобразователя 4, импульс ный преобразрватель 5 числа оборотов, магнитосвязанный с приемником скорости потока и подключенный ко входу временного преобразователя 6, логический блок 7, входы 8 и 9 которого сое- . динены с выходами соответствующих временных преобразователей, а выходы 1е

10 — 13 — с управляющими входами блока 14 коммутации,сигнальные входы которого соединены с выходами,соответствуюших временных преобразователей, .а выход подключен к входу 15 ло- д гического блока и к входу блока 16 цифрового пересчета, блок 17 магнит-. ной памяти(регистратор),подключенный к выходу блока цифрового пересчета, и блок 1 8 питания, связанный со всеми 20 узлами устройства (на рисунке, с целью .его упрощения, показана только одна связь - с блоком коммутации). Кроме того, в состав блока коммутации входят элементы И 19, 20 и ИЛИ 21, а в сос- 15 тав логического блока (фиг. 4) — формирователь 22, вход которого подключен к первому входу логического блока, а выход через элемент И 23- ко входу

С первого 0-триттера 24 и ко входу Зо

Я второго Q -триггера 25, формирователь

26, вход которого подключен ко второму входу логического блоха, а выход через элемент И 27 — ко входу С втсь-. рого Q-триггера и ко входу Я первого .D-триггера, элемент НЕ 28, вход которого подключен к третьему входу логичес. кого блока, а выход - ко входу С третьего D-триггера 29 (включеннного по схеме счетного триггера, для чего выход а

Ц триггера достаточно соединить со входом .3 (фиг. 4), выходы которого соеди=— неиы со вторыми входамя элементов И, а также с первым и вторым выходами логического блока, третий и четвертый выходы которого соединены с выходами первого и второго 9--триггеров соответственно.

Устройство работает слудуюшим образом.

Я

Приемник 3 направления, выполненнтай, например, в виде asyx взаимно перцендику лярных феррозондов, один из которых ории ентирован по потоку, формирует сигналы,амплитуды которых пропорциональны синусу угла о(, отображающего азимут (или направление течений в месте установки приемника). Эти сигналы подаются на временной преобразователь 4, состоя27 6 ший из фазоврашателя (формирует сигнал, фаза М которого пропорциональна азимУтУ) и преобразователя фаза — временной интервал формирует имулвоы о длительностью Г, пропорциональной,М).

Импульсы с выхода временного преобра,зователя 4 поступают на вход 8 логического блока 7.

Приемник 1 скорости потока, выполненный в виде винта, и магнитосвязанный с ним импульсный преобразователь 5 числа оборотов образуют индукционный тахометр. За счет магнитной связи в обмотке импульсного преобразователя 5 индуцируются импульсы, следующие с частотой f, пропорциональной скорости / те-. чений в месте установки приемника. Вре-

Менной преобразователь 6 (выполненный

: в виде .преобразователя частота-временной интервал" ) .преобразует их в импульсы с длительностью, пропорциональной f; далее эти импульсы подключаются ко входу 9 логического блока 7. Частоту повторения этих импульсов удобно выбрать равной частоте импульсов с выхода временного преобразователя 4 (этот случай и рассматривается далее); однако в зависимости от условий проведения эксперимента одна из указанных частот может быть меньше (больше) другой, при этом погика работы устройства остается прежней: поочередное подключение каналов с исключением частично совпадающих во времени импульсов) .

993127 и са с выхода временного преобразователя

4 (фиг. 5-1), потенпиал на вьжодах элементов И 19 и ИЛИ 21 блока 14 скачком изменяется до уровня логического нуля (фиг. 5-9 и 14) и передним фронтом импульса с выхода элемента НЕ

28 (т.е. перепадом потенциала с низкого на высокий уровень, фиг. 5-10) Х)— триггер 29 перебрасывается в положение

10 "1", при котором на его единичном выходе 3 — разрешающий потенциал «1" (фиг. 5-5; подготавливается элемент

И 27), а на нулевом выходе 8— - потенциал 0 (фиг. 5-6). При срабатывании о 15 формирователя 26 импульсный сигнал с его выхода (фиг. 5-4) проходит через элемент И 27 (фиг. 5-11) на вход е p g -триггера 24, возвращая его в

: исходное положение 0" (фиг. 5-8), и

20 на вход С D -триггера 25, тактируемого передним фронтом этого сигнала и уста-! навливаемого вположение "1" (фиг. 5-12) и потенциалом высокого уровня, поданN ным на его вход Q . Одновременно

) 25 срабатвает элемент И 20 блока 14

4 (фиг; 5-13), подключенный к выходу временного преобразователя 6 (фиг. 5-2) и к выходам 12 и 13 логического блока 7 (фиг. 5-5 и 12); на выходе

30 элемента ИЛИ 21 блока 14 вновь появляется потенциал "1 (фиг. 5-14), который инвертируется элементом НЕ 28 блока 7 (фиг. 5-10) и подается на вход

СО-триггера 29. В момент времени, соответствующий заднему фронту импульсВ с выхода временного преобразователя 6 (фиг. 5-2), потенциал на выходах элементов И 20 и ИЛИ 21 бпока 14 скачком изменяется до уровня логичес40 кого нуля (фиг. 5-13 и 14) и передним фронтам импульса с выхода элеменга НЕ 28 (фиг. 5-10) 2 -триггер 29

7) возвращается в положение «О . После е- этого работа рассматриваемых блоков устройства протекает аналогично изложенному выше, при этом с выхода бпока коммутации на вход блока цифрового пересчета подаются импульсы обоих каналов поочередно (фиг. 5-14). В качестве признака того или иного канала — ка -. нала направления (скорости) течений, записываемого, как было отмечено вьппе, в регистратор 1 7, может быть использован потенциал 1 с выхода Я (Й)

t ф - триггера 2 9 . у быть считана любым из известных методов.

Анализ временного положения поступающих на входы 8 и 9 логического блока 7 имйульсов и управление блоком 14 коммутации осуществляются следующим образом. Если указанные импульсы разнесены во времени (фиг. 5-1 и 2; цифры после тире" указывают на поряд ковые номера временных диаграмм), формирователь 22 логического блока 7 (фиг. 4) формирует короткие (наносекунд ной длительности) импульсные сигналы (фиг. 5-3), соответствующие передним фронтам импульсов с выхода временног преобразователя 4, установленного в ка нале направления течений (фиг. 5-1), а формирователь 26 — такие же импульснь сигналы (фиг. 5-4) в моменты времени, соответствуюшне передним фронтам импульсов с выхода временного преобразователя 6, установленного s канале скорости течений (фиг. 5-2). В зависимост от положения 0-триггера 29 импульснь сигнал с выхода формирователя 22 (26 должен пройти на вход СЭ-триггера 2 (25) через элемент И 23(27), управляемый потенциалом высокого уровня с выхода Й (Щ 33-триггера 29. Допус тим, что в исходном состоянии схемы последний находится в положении 0", при котором на его единичном выходе (фиг. 5-5) — потенциал низкого уровня соответствующего уровню логического нуля (в дальнейшем-потенциал "0"}, а на нулевом выходе 8,(фиг. 5-6} — раэреща оший потенциал высокого уровня, соответствующего уровню логической единицы (вдальнейшем потенциал 1"}, подготавливающий элемент И 23. При срабатывании формирователя 22 импул ный сигнал с его,выхода (фиг. 5-3) проходит через элемент И 23 (фиг. 5на вход С 3-триггера 24, тактиру мого передним фронтом этого сигнала устанаитиваемого в положение 1 " (фиг. 5-8) потенциалом высокого уровня, поданным на его вход Q. Одновременно срабатывает элемент И 19 блок

14 коммутаций (фиг.. 5-9), подключенны к выходу временного преобразователя

4 (фиг. 5-1) и к выходам 10 и 11 л гического блока 7 (фиг. 5-6 и 8); на выходе элемента ИЛИ 21 блока .14

55 который инвертируется элементом HE 28 блока 7 (фиг. 5-10) и подается на вход

С D -триггера 29. В момент времени, соответствующий заднему фронту импуль

Если импульсы, поступающие на входы 8 и 9 логического блока 7, частично совпадают во времени (фиг. 6-1 и 2), первый импульсный сигнал с выхода формирователя 22 (фиг. 6-3) пройдет через элемент И 23 (фиг. 6-7), открытый разрешающим потенциалом 1 с выхода g -триггера 29 (фиг. 6-6), и . установит D -триггер 24 в положение

1" (фиг. 6-8). Одновременно сработает элемент И 19 блока 14 коммутации (фиг. 6-9), подключенный к выходу временного преобразователя 6 (фиг. 6-2} lO и к выходам 12 и 13 логического блока 7 (фиг. 6-6 и 8); при этом на выходе элемента ° ИЛИ 21 блока 14 появляется потенциал "1" (фиг. 6-14), который инвертируется элементом ° 1 5

HE 28 блока 7 (фиг. 6-10)и подается на вход С D -триггера 29. Первый импульсный сигнал с выхода формирователя

26, появляющийся при срабатывании по- следнего (фиг. 6-4), не может пройти zo на вход С 0-триггера 25, так как на втором входе элемента И 27, управляющего моментом переключения указанного триггера, — потенциал "0 с выхода Я

D тржтера 29 (фиг. 6-5); соответсъ-. 25 венно импульс с выхода временного преобразователя 6 (фиг. 6-2) не может пройти через блок коммутации тогда, когда на другом сигнальном входе этого блока присутствует импульс с выхода временного преобразователя 4 (фиг. 6-1).

Это необходимо для того, чтобы исключйть эффект перекрытия во времени (наложения друг на друга) импульс на входе блока 16 цифрового пересчета.

В момент времени, соответствующий е заднему фронту с выхода временного преобразователя 4 (фиг. 6-1), потенциал на выходах элементов И 19 и ИЛИ

21 блока 14 скачком изменяется до уровня логического нуля (фиг. 6-9 и 14} и передним фронтом импульса с выхода элемента НЕ 28 блока 7 (фиг. 6-10)

D- григгер 29 перебрасывается в йолсекение "1, при котором на его единичном выходе Q, - разрешакаций потенциал 1 (фиг. 6-5; подготавливается элемент И 27), а на нулевом выходе

9 — потишиал "О (фиг. 6-6). При очередном срабатывании формирователя 26 импульсный сигнал с его выхода (фиг. 6-4) проходит через элемент И

27 (фиг. 6-11) на вход RI) -триггера

24, возвращая его в исходное положение: 0 (фиг. 6-8), и на вход С 9— - триггера 25, устанавливается его s положение 1 (фиг. 6-12), Одновременно срабатывает элемекг И 20 блока 14 (фиг. 6-13), подключенный к выходу

27 10 временного преобразователя 4 (фиг. 6-1Р и к выходам 1 0 и 1 1 логического блока 7 (фиг. 6-5 и 12); на выходе элементе ИЛИ 21 блока 14 вновь появляется потенциал "1 (фиг. 6-14), который инвертируется элементом HE 7 (фиг. 6-10) и подается на вход C Dтриггера 29. В момент времени, соответствующий заднему фронту импульса (второго, первый же был исключен, так как частично совпадал во времени с импульсом временного преобразователя 4) с выхода временного преобразователя

6 (фиг. 6-2), потенциал на выходах злемекгов И 20 и ИЛИ 21 блока 14 скачком изменяется до уровня логического нуля (фиг. 6-13 и 14) и передним фронтом импульса с выхода элемента

НЕ 28 (фиг 6-10) D -триггер 29 возвращается в исходное положение 0 (фиг. 6-5,6). После этого работа расматриваемых блоков устройства протекает аналогочно изложенному выше, при этом с выхода блока коммутации на вход блока цифрового пересчета подаклся (в порядке следования) третий импульс с выхода временного преобразователя

4, четвертый импульс с выхода временного преобразователя 6 и т.д. (фиг. 6-14}, т. е. импульсы обоих каналов поочередно, исключая частично совпадающие

Во времени импульсы. Предлагаемое устройство позволяет устранить вероятность появления ложной информации и ошибочной интерпретации полученных результатов.

Формула изобретения

Устройство для измерения и регистрапии скорости и направления течений по авт. св. %276549, о т л и ч а ю щ е ес я тем, что, с изльюповышениядостоверности получаемых результатов, в устройство введен логический блок, состоящий из двух формирователей, трех Э -григгев ров, двух элементов И и элемента НЕ, а блок коммутации состоит из двух элементов И и одного элемента ИЛИ, причем выход первого временного преобразователя соединен с первым входом первого - элемента И блока, а через первый формирователь — с первым входом первого элемента И логического блока, второй вход которого подключен к D— входу и инверсному выходу третьего D— триггера и к третьему входу первого

9931

4 элемента И блока коммутации, а выход— к Й-входу второго D григгера и к С-, входу первого 3 триггера, Я -вход которого соединен с выходом второго элемента И логического блока и с С-входом второго ). } триггера, а выход — с вторым входом первого элемента И блока коммутации, выход которого подключен к первому входу элемента ИЛИ, выход которого подключен через элемент НЕ к С-входу третьего Q триттера и является выходом блока коммутации, выход второго временного преобразователя соединен с третьим входом второго элемента И блока коммутации, а через 35

27 12 второй формирователь - с первым входом второго элемента И логического блока второго, вход которого подключен. к выходу третьего D -триггера и к первому входу второго элемента И блока коммутации, при этом выход второго

Р-триггера соединен с вторым входом второго элемента И блока коммутации, выход которого подключен к второму входу элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

¹ 276549, кл. G, 01 P 5/00, 1969 (прототип) .

Составитель М. Хаустов

Редактор А. Фролова . ТехредЖ. Кастелевич Корректор Г Огар

Заказ 446/59

Тираж. 871 . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", r, Ужгород, ул. Проектная, 4