Множительно-делительное устройство

Множительно-делительное устройство

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

I (1)995098 Союз Советских

Социалистических

Республик (61)Дополнительное к авт. свид-ву— (22) Заявлено21.08.81 (21) 3331345/18-24 с присоединением заявки М— (23)лриоритет —:

Опубликовано 07.02.83. Бюллетень Йо 5

Р )М К з

6 06 С 7/16

Государственный комитет

СССР по делам изобретений и открытий

ДЗ)УДК 681.335 (088. 8}

Дата опубликования описания 07. 02.83 (72) Авторы изобретения

В.Н.Лапенко -и И.К.Герасин

E

Московский институт электронной. техники ";, (71) Заявитель (54) МНОЖИТЕЛЬНО ЦЕЛИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах»

Известно множительно-делительное устройство, содержащее регулируемый дифференциальный усилитель, операционный усилитель fl ).

НедостатоК этого устройства - низкая точность работы при большом изме«

10 ненни уровня входных сигналов.

Наиболее. близким к предлагаейому .является множитель но-делитель ное устройство, содержащее логарифмирувщие блоки, операционные усилители, антилога-15 .рифмирувщий диод, масштабирующие резисторы (2 3.

Это множительно-делительное устройство характеризуется невысокой .точностью работы вследствие изменения 20 параметров логарифмических усилителей от температуры.

Цель изобретения — повьпаение точности выполнения множнтельно-делительных операций.

Указанная цель достигается тем, что множительно-делительное устройство, содержащее первый, второй и третий логарнфмирующие блоки, антилогарифмирующий диод, один вывод которого соединен с входом первого операционного усилителя, выход последнего является выходом.множительноделительного устройства, выход второго логарнфмирующего блока через соединенные последовательно первый и второй масштабирующие- резисторы подключен к выходу третьего:логарифмирующего блока, второй операционный усилитель, введены первый, второй и третий интеграторы, модулятор, -фазочувствительный выпрямитель, распределитель импульсов и коммутатор, причем входы первого, второго и третьего интеграторов подключены к соответствующим выходам коммутатора, выход первого операционного усилителя через второй операционный усилитель соединен с входом фазочувствительного выпрямителя, выход которого подключен к управляющему входу коммутатора вход модулятора соединен. с выходом первого операционного усилителя, вход которого подключен к выходу -модулятора, выход первого логарифмирувщего блока соединен с вторьм выводом антилогарифмирувщего диода,- неинвертирующие входй первого, .второго и третьего логарнфмирующих блоков является соответственно первиа, вторьж

995098 и третьим входами множительно-делительного устройства, второй вывод первого масштабирующего резистора соединен с инвертирующим входом первого логарифмирующего блока, выходы первого, второго и третьего интеграторов соединены с первыми управляющими входами соответственно первого, второго и третьего логарфмирующих блоков, выходы распределителя импульсов подключены соответственно к управляющим входам модулятора, фазочувствительного выпрямителя, коммутатора и к вторым управляющим входам первого, второго и третьего логарифмирующих блоков.

Логарифмирующий блок содержит соединенные последовательно модулятор, первый операционный усилитель, оптрон, второй операционный усилитель, логарифмирующий диод, второй вывод логарифмирующего диода подключен к входу первого операционного усилителя, выход которого является выходом логарифмирующего блока, между выходом и входом блока второго операционного усилителя подключен масштабный резистор отрицательной обратной связи, вход модулятора является неинвертирующим входом логарифмирующего блока, Управляющий вход оптрона является первым управляющим 30 входом логарифмирующего блока, вторым управляющим входом которого является управляющий вход модулятора, инвертирующий вход второго операционного усилителя является инвертирующим 35 входом логарифмирующего блока.

Причем модулятор содержит первый масштабный резистор, первый и второй выводы которого являются соответственно входом и выходом модулятора, параллельно первому масштабному резистору подключена цепь иэ соединенных последовательно второго масштабного резистора и ключа, управляющий вход ключа является управляющим вхо- 4> дом модулятора.

На фиг.1 изображены функциональные схемы множительно-делительного устройства и входящих в его состав логарифмирующего блока и модулятора", на фиг.2 — сигналы<действующие во множительно-делительном устройстве. устройство включает первый, второй и третий логарифмирующие блоки

1-3, антилогарифмирующий диод 4, первый и второй операционные усили- И тели 5 и 6, фаэочувствительный выпрямитель 7, распределитель 8 импульсов, коммутатор 9, первый, второй и третий интеграторы 10-12, первый и второй масштабирующие резисторы 60

l3 и 14, модулятор 15, первый, второй и третий входы 16-18 и выход 19, Логарифмирующий блок содержит модулятор 20, лотарифмирующий диод

21, первый операционный усилитель

22, оптрон 23, масштабный резистор

24 отрицательной обратной связи, второй операционный усилитель 25, неинвертирующий вход 26, инвертирующий вход 27, первый и второй управляющие входы 28 и 29 и выход 30.

Модулятор включает первый и второй масштабные резисторы 31 и 32, ключ 33, вход 34, управляющий вход

35 и выход 36.

Множительно-делительное .Устройство работает следующим образом.

На первый, второй и третий входы

16-18 подаются входные напряжения соответственно U, U2z V, например, на первый вход 16 — делимое, на второй вход 17 — делитель, на третий вход 18 — масштабный коэффициент (сомножитель). С выходов распределителя 8 импульсов на вторые управляющие входы 29 первого, второго и третьего логарифмирующих блоков 1-3 поступают соответствующие управляющие сигналы Uy„, Uy2 и О s (фиг.25, ь,ъ).

Эти сигналы представляют собой чередующиеся последовательности логических 0 и 1, сдвинутые относительно друг друга на одинаковые интервалы времени 7 ар, при этом управляющий сигнал 0 является ин- версным относительно управляющих сигналов Uy и Uy . Уровень логических 1 и 0 соответствуют закрытому и открытому состояниям ключей модуляторов 15 и 20. Частота повто-. рения управляющих сигналов Uy<, 0 2 и О у равна — и значительно мейв3

1 ше частоты вЂ,= управляющего сигнала

<о

U>, поступающего на управляющие входй модулятора 15 и фазочувствительного выпрямителя 7.

Входные напряжения с первого, второго и третьего входов 16-18 преобразуются в первом, втором и третьем логарифмирующих блоках 1-3 так, что на их выходах формируются направле ния, пропорциональные логарифму входных напряжений.

В момент времени Qp — 1„ на второй управляющий вход первого логарифмирующего блока 1 поступает управляющий сигнал Uy (фиг.2 б ). Напряжение на выходе первого логарифмирующего блока 1 принимает два значения (1 11

U = — — 9n ", () Ч "„ Зо

КТ 0)5

U = — — Ип, (2) 2 2, К 3 где К вЂ” постоянная Больцмана; заряд электрона;

Зр — ток насыщения диода;

995098 — (t6)

52

51

Еп,—; (тЦ 52

КТ„

0п =0 -0 „- ° „Е

42 42 43 1, К, К, 50

КТ 1 Si ("1К2 52.

Т вЂ” температура логарифмирующего диода 21 первого логарифмирующего блока 1;

5„,52 — крутизна преобразования мо- дуляторов 15 и 20, когда

i i- их ключи замкнуты и разомкнуты соответственно;

К1 — коэффициент передачи первого логарифмирующего блока 1.

В момент времени 1 — 4,2 поступает управляющий сигнал 0у2 (фиг.2s) на второй управляющий вход второго логьрифмирующего блока 2, при этом напряжение на его выходе принимает два значения

KT2 1 0225

021 Еп (3)

2 0

2 " 2 2

u = .— en (4)

22 с), КЧ,Э ),где К вЂ” коэффициент передачи второ2 го логарифмирующего блока

2„

Т вЂ” температура логарифмирующего

Ч диода 21 второго логарифми-. рующего блока 2.

В момент времени 1 — t поступа2 3 ет управляющий сигнал 0 > (фиг, 2ъ) на второй управляющий вход третьего логарифмирующего блока 3 и напряжение на его выходе в этом интервале времени принимает два значения

КТ3, 0 =, . Еп=; (5)

М с(, К

- "3 . 1 3"

U ==. = (,n . 11, (6)

32 k> 3, где К вЂ” коэффициент передачи тре3 тьего логарифмируюшего блока 3;

Т3 — температура логарифмирующего диода 21 третьего логарифмирующего блока 3.

Таким образом, на выходах первого, второго и третьего логарифмйрующих блоков 1-3 в течение времени (фиг.2 а, е,ж) с периодом повторения 37 формируются пульсирующие напряжения, определяемые соответст- венно по формулам (1) †. (6).

Эти напряжения, суммируясь с учетом знака в первом логарифмирующем блоке 1, приводят к появлению на его выходе 30 напряжения, которое в ин- тервале времени 10 -1з принимает четыре значения

04 =012 К4022 К ОЗ„()

О42-011 К,и„"...„,- ()

44 11 4 22 где К4, K5 — коэффициенты, равные отношению сопротивления оптрона 23 к сопротивлениям первого и второго масштабирующих ре5 зисторов 13, и 14 соответственно.

При условии, что величины сопротивлений первого и второго масштабиРующих резисторов Р13 и Р14И масштаб10 ного резистора 24 отрицательной связи равны, выполняется равенство

Подставляя в выражения (7) — (10). значения напряжений из (1) — (6) и уситывая (11), получим — — 1,ð "2 1 Е 2

КТ„1 05 КТ 1 0 5

20 41 % К 30 q K1 К2 -30

КТЗ 1 091

+ — — 2n ((12)

Ч (1К3 30

КТ 1 015 КТ . 1 025

42 с K 30 + K К 30

КТ 05 з

+ .,- "„Е0, (1 )

К1 "З 30 за

Еп .. Еп — +

4> "w 30 % К1КЧ 30

+ 3 Еп —, (14)

1 0351

Ч "1 З 30

35 КТ„1 0151 КТ2

11е 1 1 Е0

44 Ч, К„-30

3 1 Е„ 2 (15)

К1КЗ 30

Иэ выражений (12) — (15) видно, что суммарное выходное напряжение первого логарифмирующего блока 1 имеет .максимальное значение.согласно (13).

45 Вычитая из .(13) поочередно (12), (14) и (15) получим приращение . напряжения на выходе первого логарифмирующего блока 1

Полученные величины приращений

60 напряжения для интервала времени

1 -t пропорциональны температурам логарйфмирующих диодов 21 и обратнопропорциональны коэффициентам, передачи соответствующих логарифмирующих

65 блоков.

995098

Таким образом, на выходе первого логарифмирующего блока l напряжение имеет приращение в вкде меандра (фиг.2и). Это напряжение поступает на антилогаркфмирующий диод 4, вызывая через него соответствующий ток, . который подается на первый операцион» ный усилитель 5 и модулятор 15 которые совместно выполняют функцию преобразователя ток — напряжение с переменной крутизной, изменяемой с часто- 10 той сигнала (фнг.2ч). В результате чего на выходе .первого операционного усилителя 5 появляется напряжение, имеющее переменную составляющую в виде меандра. Эта составляющая усили- >5 вается вторым операционным усилителем

6 и выпрямляется фаэочувствительным выпрямителем 7.

B.èHTåðâàëå времени 10 -ф к выходу

Э фаэочувствительного выпрямителя 7 че- 2О рез коммутатор 9 поочередно подключаются первый, второй и третий интеграторы 10-12.

Выходные напряжения этих интеграторов подаются на первые управляющие входы соответственно;. первого, второго и третьего логарифмирующих блоков

1-3 и изменяют их коэффициенты передачи таким образом, что переменная составляющая в выходном напряжении первого операционного усилителя 5 . уменьшается. Регулировка происходит до тех прр, пока переменная составляющая не станет равной нулю. При этом напряжение на антилогарифмирующем диоде 4, связанное с выходным напряжением логарифмической зависимостью в интервале времени о — з, принимает толька .два значения

Т вЂ” Т4

1 к„

Т2

= Т4, ((. К2

Т

Т4 °

К, Kg (23) (25) Откуда о - (23)

1 3 .алых ц

4О

Формула изобретения

1. Иножнтепьно-делительное устройство, содержащее первый, второй и третий логарифмирующие блоки, антилогарифмирующий диод, один вывод которого соединен с входом первого операционного усилителя, выход последнего является .выходом множнтельно-делительного, устройства, выход второго логарифмирующего блока через соеди-, ненные последовательно первый и второй масштабирующие резисторы подключен к выходу третьего логарифмируюаО щего блока, второй операционный усилитель, о т л и ч а ю щ е е с я тем, что,с целью повышения точности выполнения множительно-делительных операций, в него введены первый, второй

65 к третий интеграторы, модулятор, фаЭХ1 9 О

"ВЫх 2. 0

u en

Sx2= q, 3о где T — температура антклогаркфми4 рующего диода 4.

Вычитая (20) из (19), получим ве-личину переменной составляющей б

КТ4 51 "бХ="ЭХ -()6Х = ,Ч

В установившемся режиме величина переменной составляющей с выхода первого логарифмирующего блока 1 должна быть равна величине (21), т.е. б

Приравнивая (16) и (21), (17) и (21), (18) и (21), получим соотношения между температурами переходов логарифмирующих диодов 21 и аитилогарифмирующего диода 4

Иэ этих выражений находятся значения коэффициентов передачи первого, второго и третьего логарифмирующих блоков 1-3, после чего получим

u - < Pn - — — -. — ббб —.(26б

КТ 0 0 91 КТ4 91

% о Ч 2 б

Вычитая (21) из. (19), получим

Вх 3

КТ4 0@ 9 К Т4 5. ея 5 ° (2 )

Зо % 52

В установившемся режиме (26) равно (27) или

"Ьых <

Еп = Ея 3 (28)

% Эо % Эо

Иэ прйведенного описания работы и доказательства следует, что различия в температурах диодов и их дрейф не влияют на точностные характеристики предлагаемого множительно-дели«.. тельного утсройства, т.е. оно обладает более высокой точностью выполнения множительно-делительной операции.

995098 зочувствительный выпрямитель, распределитель.импульсов и коммутатор, причем входы первого, второго и третьего интеграторов подключены к соответствующим выходам коммутатора, выход первого операционного усилителя через второй операционный усилитель . соединен с входом.фаэочувствительного выпрямителя, выход которого подключен к управляющему входу коммутатора, вход модулятора соединен с выходом первого операционного усилителя, вход которого подключен к выходу модулятора,: выход первого логарифмирующего. блока соединен-с вторая выводом антилогарифмирующего диода, неинвертн- 15 рующие входы первого, второго и третьего логарифмирующих блоков являются соответственно первьм, вторым ,и .третьим входами множительно-делиМ . тельного устройства, второй вывод 2О первого масштабирующего резистора соединен с инвертирующим входом пер.вого логарифмирующего блока, выходы первого, второго и третьего интеграторов соединены с первыми управляю- 25 щнми входами соответственно первого, второго и третьего логарифмирующих блоков, выходы распределителя импульcos подключены соответственно к управляющим входам модулятора, фазо- 30 чувствительного выпрямителя, коммутатора и к вторым управляющим входам первого> второго и третьего логарифмнрующйх блоков. !

2. Устройство по п,l, о т л и ч а-: ю щ е е с я тем, что логарифмирую" щий блок содержит соединенные последовательно модулятор, первый операционный усилитель, оптрон, второй операционный усилитель, логарифмирующий диод, второй вывод логарифмирующего диода подключен к входу первого операционного усилителя, выход которого является выходом логарифмирующего блока между выходом и входом

I. м второго операционного усилителя под ключен масштабный резистор отрииа. тельной обратной связи, вход модуля-. тора является неинвертирующим входом логарифмирующвго блока, управляющий вход оптрона является первым управляющим входом логарифмирующего блока, вторьм управляющим входом которого . является управляющий вход модулятора, инвертирующий вход второго операционного усилителя является инвертирующим входом логарифмирующего блока.

3. Устройство по п,1, о т л и ч а-, ю щ е е с я тем, что модулятор содержит первый масштабный резистор, первый и второй выводы которого являются соответственно входом и выходом модулятора, параллельно первому масштабному резистору подключена цепь из соединенных последовательно второго масштабного резистора .и ключа, управляющий вход ключа является управляющим входом модулятора.

Источники информации, принятые во внимание при экспертизе

1. Алексеенко A.Ã. и др. Применение прецизионных аналоговых ИС. М., Радио н связь, 1981, с. 95-96, рис. 3.17, 2. Жилинскас Р-П.П. Измерители отношения и их применение в радиоизмерительной технике. М., Сов. радио, 1975, с. 85, рис. 3 26 (прототип».

995098

Составитель 0.0траднов

Редактор А.Мотыль Техред Ж.Кастелевич Корректор Г.0гар

Заказ 646/34 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений- и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП Патент, г.ужгород, ул.Проектная,4