Устройство для формирования псевдослучайных сигналов

Устройство для формирования псевдослучайных сигналов

Иллюстрации

Показать все

Реферат

 

ОПHCAHHE

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сеюз Соеетскик

Социалистических

Республик ()995292 (61)Дополнительное к авт. свид-ву(22) Заявлено 28.05.79. (21) 2770676/18-21 с присоединением заявки Мо 2797818/21 (23) Приоритет(фф) ф Хй 3

Н, 03 К 3/84

Государственный комнтет

СССР но делам нзобретеннй н откритнй (53 ) УДК 621. з7з. . 4 (088. 8) Опубликовано 070283. Бюллетень М 5

Дата опубликования описания 07.02. 83 . (72) Авторы изобретения

В.И.Долгов, И.Д.Горбенко, И.И.Сныткин, A.Â.Éèõàéëîâ н A.Ì.Aíîñîâ (73 ) Заявитель (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ПСЕВДОСЛУЧАЙНЫХ

СИГЛАНОВ

Изобретение относится к импульс- ной технике.

Известно устройство, содержащее формирователь остатков, счетчик импульсов и регистр сдвига, ко входам которых подключены шины тактовых им» пульсов и установки в исходное нулевое состояние 11)..

Однако устройство не позволяет фор-1О мировать псевдослучайные сигналы с различными формами и длительностями кодовых последовательностей.

Цель изобретения — расширение функциональных возможностей.

Поставленная цель достигается тем, что в устройство. для формирования . псевдослучайных сигналов, содержащее счетчик импульсов, регистр сдвига и формирователь остатков, дополнительно введены три блока коммутации, блок умножения, блок кодообразования, apoIраммный блок, блок хранения программы, генератор управляемых- импульсов, и-1 формирователей остатков, н последова- тельно соединенные счетчик импульсов, целитель частоты, блок влеметов И и блок памяти, второй и третий входы которого подключены соответственно к первым входам делителя частоты и счетчика импульсов. и к первому и второму выходам программного блока, третьи выходы которого через блок хранения программы подключены к второму входу делителя частоты, к первому входу блока умножения и к первому входу блока кодообраэования, а через генератор управляемых импульсов к уп" равлявщим входам первого., второго и третьего блоков коммутации соответственно, выходы первого из которых . соединены через последовательно подключенные и формирователей остатков, второй блок коммутации, регистр сдвига и третий блок коммутации с разрядными входами блока умножения, с группой входов блока элементов И и с второй группой входов и формирователей остатков, причем входы первого блока коммутации соединены через основной счетчик импульсов с первьва и вторым входамн регистра сдвига и с первым и вторым выходамн блока умножения, разрядные выходы которого подключены к разрядным входам блока кодообраэования, выход которого соединен с входом программного блока, четвертый и пятый выходы которого соединены с вторым входом блока кодообразования и с вторыми входом блока умножения, а шестой выход программного блока под995292 ключен к второму взводу регистра сдвига и к третьему входу блока умножения, четвертый вход которого соединен с выходом блока памяти, а третий и четзертый выходы блока умножения подключены соответственно к входу дополни« тельного счетчика импульсов, к третьему входу блока кодообразования и К четвертому входу блока кодообразования.

Блок кодообразования содержит триггер, блок тактового сдвига, блок ключей, последовательно соединенные первый регистр сдвига, счетчик импульсов и элемент И, последовательно соединенные дешифратор, первый блок элементов И, блок памяти, блок коммутации, регистр памяти, регистр сдан« га, второй блок элементов И и первый элемент ИЛИ, а также второй и третий элементы И и третий, четвертый и пятый блоки элементов И, причем первый и второй входы блока тактового сдвига соединены соответственно с первым входом второго элемента ИЛИ и с первым входом триггера, с первым входом третьего элемента ЙЛИ и являются вторым 25 и третьим входами блока кодообразования, второй вход триггера является первым входом блока кодообразования, выход триггера подключен к вторым входам первого блока элементов И, 30 вторая группа выходов дешифратора подключена через блок ключей к второй группе входов блока коммутации, третья группа входов которого подключена к первой и второй группе выходов 35 блока тактового сдвига, вторая группа выходов которого также подключена к первым входам третьего блока элементов И, вторые входы которого объединены и являются четвертым входом бло- 4р ка кодообразования, выходы третьего блока элементов H соединены с первыми входами четвертого и пятого блока элементов И с вторыми входами второго блока элементов И, вторые входы четвертого блока элементов И подключены к первому выходу первой группы выходов регистра памяти, а выходы четвертого блока элементов И подключены к второй группе входов. регистра памяти, вторая группа выходов которого соединена с вторыми входами пятого блока элементов И, выходы которого объединены и подключены к перному входу первой группы входов регистра памяти, вход управления которо-ээ

ro соединен с выходом элемента И, с вторым входом второго элемента ИЛИ и является выходом блока кодообразования, выходы второго и третьего элементов ИЛИ соединены соответственно бО с входами первого регистра сдвига и счетчика импульсов, второй вход элемента И соединен с вторыми входами блока памяти и является вторым входом блока кодообразования, второй и 65 третий входы третьего элемента ИЛИ подключены к первому и второму входам второго регистра сдвига, выход которого соединен с вторым входом первого элемента ИЛИ, причем выходы дешифратора подключены также к третьей rpynпе входов блока коммутации.

На фиг.l представлена функциональ« ная схема устройства для формирования псевдослучайных сигналов на фиг.2— один из вариантов выполнения блока кодообразования.

Устройство (фиг.l) содержит счетчики 1 н 2 импульсов, блоки 3-5 коммутации, п.формирователей б остатков, блок 7 умножения, блок 8 кодообразования, блок 9 элементов И, дели.тель 10 частоты, блок 11 памяти, блок

l2 хранения, программный блок 13,,регистр 14 сдвига, генератор 15 управляемых импульсов.

На фиг.2 показан один из примеров выполнения блока 8 кодообразоаания, который содержит триггер 16, дешифратор 17, блоки 18-22 элементов И, блок 23 ключей, блок 24 памяти, элемент И 25, блок 26 тактового сдвига, блок 27 коммутации, счетчик 28 импульсов, регистры 29 и 30 сдвига, регистр 31 памяти, элементы HJIH 32-34.

Устройство работает следующим образом.

В программнОм блоке 13 хранятся программы формирования системы псевдослучайных последовательностей (ПСП) на основе характеристических кодов.

Согласно заданной программе блок 13 выдает сигнал по одному из своих третьих выходов, каждый из которых соответствует определенному модулю Р; и наименьшему пераообразному элементу Е; поля GF (Р„) . По одному из сигналов на одном из своих входов блок 12 выдает в блок 8 и делитель 10 код модуля Р„, а s блок 7 код модуля Р„ и код первообразного элемента 6„ . По поступлении сигнала на одном из своих аходоа генератор 15 формирует на каждом из своих выходов серии управляющих импульсоа, которые соответствуют длине Б=Р; -1. Эти серии импульсов поступают на управляющие входы блоков

3-5 коммутации, которые под их воздействием осуществляют коммутацию определенного числа, соответствующего длине серии N своих входов и выходов.

Кроме того, блок 13 в тот же момент . сигналом по одному из выходов приводит а исходное нулевое состояние де» литель 10, блок 11 и счетчик 2, каждый формирователь б остатков предназначен для формирования остатка по определенному модулю Р" от поступающего на него кода числа с выхода блока 7. Каждый формирователь б остатков представляет из себя логический блок, состоящий из элементов И и ИЛИ. В 995292

1 процессе функционирования устройства в целом тактовые-импульсы, поступающие с второго выхода блока 13 на входы— счетчика 1 и регистра 14 сопровождают импульсы кода сравниваемого по модулю 9 числа,. поступающего с выхода блока 7 на вход формирователя 6. Количество состояний счетчика 1 оп-ределяется из рассмотрения остаткаот деления веса каждого разряда сравниваемого числа на выбранный модуль 10

Р„". Если получаемая последователь" ность цифр имеет период повторения, то количество состояний счетчика 1 равно количеству цифр в периоде.

Всли- результат от деления представля- (5

Ьт некоторую последовательность цифр без периода, то количество состояний счетчика 1 равно количеству разрядов в передаваемом числе, т.е. определе ное число выходов (разрядов) счетчи- 2р ка 1 Соответствует определенному модулю Р„ и, следовательно, определенному формирователю 6 остатков.

Блок 3 коммутации осуществляет под . воздействием определенной, соответствующий модулю Р„ серии входных управляющих импульсов, коячутацию оп ределынных выходов счетчика 1 c определенными входами формирователей б. Выходные сигналы с формирователей б при наличии тактовых импульсов на другом входе регистра 14 должны запоминаться в последнем, который имеет Количество разрядов, необходимое, для представления максимального остатка по максимальному модулю Р;,„р, .

При этом каждому триггеру регистра

14 должно. соответствовать два элемента ИЛИ любого формирователя 6 остатков (для установки в О и в 1 ), причем каждому элементу ИЛИ 4О последнего должно соответствовать такое число элементов И, сколько возможных ситуаций приводит к переводу одного триггера регистра 14 в соответствующее состояние. А так как у 45 каждого формирователя 6 остатков-имеется свое определенное число элементов ИЛИ, которые соответствуют. определенному числу триггеров регистра

14, то блок 4 коммутации, подобно 59 блоку 3 коммутации, и осуществляет под воздействием определенной, соответствующей модулю Р серии входных коммутирующих импульсов, коммутацию определенных выходов формирователей 55

6 с определенными входами регистра.

Так как для формирования остатков от числа по определенному, модулю. Р„ задействуется определенное число триггеров регистра 14 и определенный форми=: 6О рователь 6 остатков, то при этом должно быть обеспечено соединение других входов определенного формирователя 6 остатков с выходами определенного числа триггеров регистра 14. Эту функцию выполняет блок 5 коммутации под воздейсвием определенной, соответствующей модулю Р;, серии управляющих им.пульсов.

Таким образом, с помощью генератора 15, счетчика 1, формирователЕй, 6, регистра 14, блоков 3-5, реализуется функция нахождения остатков от двоичных чисел, поступающего с первого выхода-блока 7 на третий вход формирователя 6, по любому иэ п модулей Р, на которые рассчитано устройство.

Блок 7 предназначен для умножения двух чисел для формирования мультипликатнвной группы поля GF (Р„),,имеющий вид последовательности чисел

Cl„=e (ВодР„); а<Е; (Wodр,,); а Ре (й ОаР„),..., где 9 — первообразный элемент поля.

1 (:Г(Р ) . Цля чего перед началом работы из блока 12 в блок 7 пос-. тупают на четвертый вход код модуля.

P„ код наименьшего первообразного элемента 9+, поля GF.(Р„ ), из блока 13 в блок 7 поступают тактовые,импульсы Начало счета . Для получения каждого последующего числа-элемента .. мультипликатнвной группы блок 7 обеспечивает умножение предыдущего числа элемента 0, код которого поступает на его первые входы с выходов блока 5 коммутации на первообразный элемент

9„. поля и по своему первому выходу эйдает в двоичном последовательном коде число А;.a„„O„e;(woaP;)

Э

А где A1= „=Д1 A;a„e„.=aа(Ю06 Р1)

Ауа 9„=а 0йобР),. Ар, „=ор,.-26 = вар„„(вой Р„.), которые поступают последовательно в формирователи 6 ° Перед моментом выдачи очередного числа А„ в формирователи 6, по третьим выходам блок

7 выдает в блок б кодообразования код числа-элемента а.1 g, а по пятому выходу в блок 8 н блок 11 сигнал

"Такт считывания числа элемента, а с Второго выхода блока 7 на первые входы счетчика 1 и регистра 14 поступает сигнал "Конец умножения, приводящий в исходное нулевое состояние счетчик 1 и регистр 14, подготавливая нх для работы по отысканию очередного оютаткас„ А„ (ЬюдР; ). В следующий момент с йервого Йыхода блока 7 в формирователи 6 считывает- 1 ся код числа А„.. Счетчик 2 с каждым сигналом Такт считывания числа-элемента, поступающим на его первый вход с выхода блока 7, выдает по сво7 им выходам в делитель 10 код числа данных тактов, поступающих к данному моменту. Делитель 10 осуществляет деление числа N=P„ -1 (Р было записано ранее в делитель 10 из блока 12) на.код числа тактов, и если результат деления является дробным числом, то делитель 10 выдает на второй вход блока 9 элементов И сигнал, открывающий его и разрешающий тем самьм запись кода числа-элемента Р1 с выходов 10 блока 5 в блок 11 памяти. Записываемые таким образом в блок коды определенных элементов представляют собой другие первообразные элементы поля GF(Py ), так как следуя теории чисел, любое 5 бк„= e„"; (водР ), где (К„Р„-1) 1, т.е. взаимно простые к и Р -l является первообразным элементом поля

GF (Р„) .

Таким образом, делитель 10 осу- 2() ществляет определение момента поступления очередного К, взаимно простого с P„-1 числа "Тактов считывания числаэлемента". При этом О„ В,"„(тойР;)представляет из себя e< - очеред. ой пер11 вообразный элемент поля GF (P ) и тем самым записывается в блок 11.

По окончании формирования всех элементов мультипликативной группы поля GF(P„ ) из блока 7 по четвертому выходу в блок 8 поступает сигнал конец Формирования группы, на основании которого блок 8 начинает считывать на выход устройства (по своему второму выходу) код псевдослучайной последовательности, сформированной к данному моменту на основании кодов чисел-элементов поля GF(PÄ), поступавших на его входы, и управляющих сигналов, поступающих íà его третий вход из блока 7 и шину управляю- 4О щих входов из блока 13. В тот же момент по своему первому выходу блок

8 выдает сигнал "Разрешение новой псевдослучайной последовательности" на вход блока 13. Блок 13 на основании данного, 45 сигнала и заложенного в него программы может определить один из следующих режимов работы устройства.

1. Формирование автономного кода той же длительности, для чего из бло- 59 ка 13 по шине управляющих входов

s блок 8 подается сигнал Сдвиг, и Такты прямого считывания .

2. Формйрование неинверсно-изоморфного кода той же длительности, для чего по четвертому выходу иэ блока

l3 в регистр 14 поступает сигнал о считывании очередного нового первообразного элемента 8g< поля ОР(Р )

Код элемента 0„„ поступает на пятый вход блока 7, на второй вход которого поступает сигнал Начало света, а на третий вход — такты из блока

13. Тем самым обеспечивается работа устройства в целом (как было описано hS

995292 8 выше), но только при другом первообраз ном 8 +

3. Формирование инверсно-изоморфного кода той же длительности, для чего иэ блока 13 по шине управляющих входов в блок 8 подаются сигналы Сдвиг, Зеркало, и Такты зеркального считывания .

4.. Формирование кода любой иной длительности N =-Р -1, для чего из

1 блока 13 выдаются необходимые сигналы в соответствующие блоки, обеспечивающие работу устройства по формированию кода в ином поле GF(P ).

Блок 8 кодоо3разования на основании кодов чисел-элементов поля GF(P ), поступающих на его первые входы из блока 2, а также с помощью управляющих сигналов, поступающих из блоков 7,12,13, обеспечивает формирование и выдачу на выход устройства всевозможных длительностей характеристические коды псевдослучайных последовательностей, а также их авто-и изоморфные преобразования.

Блок 8 кодообразования работает следующим образом (фиг.2).

В режиме формирования кода определенной длительности N.=Є -l на основании элементов мультйпликативной группы поля GF (P< ) ac четвертому входу в блок 8 из блока 12 поступает код модуля. Р, который записывается в регистр 29. На первый вход блока 26 тактового сдвига и вход элемента ИЛИ 32 поступает сигнал Начало кодообразования, который обеспечивает запись в блок 26, а проходя элемент ИЛИ 32 на считывающий вход регистра 29, считывает в счетчик 28 код модуля Р и перезаписывает данный код в самом регистре 29, В тот же момент в триггер 16 поступает сигнал Исходное состояние, обеспечивающий первоначальную установку (в 1 или в — 1) триггера 16.

В процессе формирования кода импульсы Такт считывания числа-элемента, сопровождающие моменты поступления на первые входы блока 8 кодов чисел-элементов мультипликативной группы поля GF(P ) поступают на второй вход триггера 16, на другой вход блока 26 и через элемент ИЛИ 33 на счетный вход счетчика 28. Под воздействием данных импульсов триггер 16 выдает по своему выходу на входы блока 18 элементов И последовательность чередующихся символов 1, -1. В блоке 26 под воздействием тех же импульсов происходит тактовый сдвиг имнуль« са сдвига, записанного ранее по ее первому входу, последовательно на выходы блока 26.

Дешифратор 17 имеет число выходов, равное числу максимального остатка, по максимальному модулю (P gy) При995292

1О! eN каждый из последних выходов дешифратора 17, соединенных с входами блока 23 ключей, соответствует определенному числу Р4 1.

Перед началом работы блока & иэ блока 7 на первые входы блока 8 в дешифратор 17.поступает код числа Р -1 °

Сигнал на соответствующем из послед-„ них его выходах записывается в блок

8 цо соответствующему входу.

Дешифратор 17дешифрирует очередной10 код числа элемента а поступающего, на его входы таким образом, что определенному числу О4 соответствует импульс на определенном его выходе (аналогичном месту нахождения данного 15 числа в натуральном ряде чисел).

Таким образом, в каждый . Такт считывания числа- элемента, с определенного выхода дешифратора 17 появляется импульс, поступающий на второй 20 вход определенного элемента И блока

18 и открывает его. Символ 1 или -1с выхода триггера 16 проходит через определенный элемент И блока 18 и записывается в определенную ячейку памяти блока 24. Кроме того, импульс с определенного выхода дешифратора 17 поступает на вторые входы блока 27 ° причем номер элемента блока 27 на единицу превышает номер дешифратора 30

17. В тот же момент с определенного выхода блока 26, соответствующего Такту считывания числа-элемента, поступает импульс сдвига на соответствующий определенный вход всех эле- 35 ментов блока 27 ° Тем самым при суще.ствовании сигналов одновременно на двух входах определенных элементов блока 27 определенный (12-(К+1)-j)-й элемент коммутации коммутирует свой 40 первый вход, соединенный с выходом (9-К)-й ячейки памяти блока 24, с своим выходом, соединенным с i-м выходом блока 27 ° Причем, при поступле нии на входы дешифратора 17 кода числа-элемента л„= Р «1 на соответст1 вующем его выходе, соединенном с соответствующим входом с блока 8, по которому ранее был уже записан импульс, появляется импульс, который открывает соответствующий ключ блока

8, (т.е. по приходе только двух импульсов на соответствующем входе блока 8 открывается соответствующий ключ).

И с выхода блока 8 на третьи входы блока 27 поступает импульс, который совместно с импульсом с выхоца блока

26, обеспечивает коммутацию первого входа определенного элемента коммутации с определенным выходом блока 27

Необходимость введения с блока 8, О сэязанного определенным образом с последними выходами дешифратора 17 и третьими входами с блока 27, вызвано тем, что для обеспечения выполнения выше описанного правила кодирования, вторые .входы первых элементов бло- ка 27 должны быть соединены с одним иэ последних выходов дешифратора 17, соответствующими числу Р„ -l, тем самым будет обеспечено взаимно-однозначное соответствие (по набору чисел натурального ряда) между числами

1=- (;), a, =e +q()gP;) и их ййдексами. ДействиТельно, если

a;-P -lg тоа„»= Р;-l+1=P4=8 (o8P< ).

Индекса от О не существует и выхода дешифратора 17, соответствующего О, нет, поэтому для обеспечения соответ- ствия между.индексами чисел р и р

4 Y.=

+1, набор которых должен быть идентичен и введен блок 8 °

Таким образом, в момент Такта считывания числа-элемента, соответствующего последнему элементу мультипликативной группы поля GF(P; ), блоком 27 обеспечивается определенная коммутация его первых входов и выходов, соответствующая правилу кодирования характеристических кодов, и в момент поступления из элемента

ИЛИ 32 на второй вход блока 18 сигнала Конец формирования, который проходит на вторые входы блока 24 .и элемента И 25, из блока 8 списываются записанные значения символом (1, -, 1) через блок 27 определенным образом, соответствующим правилу кодирования на входы регистра 31 памяти, а сам блок 24 обнуляется и нулевым сигналом на своих выходах приводит в исходное состояние (срывает коммутацию} блок 27. При этом последний вход регистра 31, на котором существует информационный символ (1 или -1) соответствует определенному . одному из последних выходов блока

26,на котором появился импульс сдвига при последнем Такте считывания чис ла-элемента, и одному из последних выходов дешифратора.17. соответствующего числу Р„ -1.

Таким образом, в регистр 31 записывается кодовая последовательность длиной N„ = P„ -1. К этому моменту счетчик 28 под действием счетных импульсов Такт считывания числа-эле« мента, поступающих на его второй вход через элемент ИЛИ 33; с третьего входа блока переполняется и выдает на вход элемента И 25 импульс переполнения. Два сигнала на обоих входах элемента И 25 открывают его и сигнал с

его выхода поступает: на управляющий вход регистра 31, обеспечивая считывание кода в регистр 30 сдвига и перезапись кода в самом регистре 31 через элемент ИЛИ 32 на вход регистра 29, обеспечивая запись кода модуля Р„ н счетчик 28 и перезапись кода модуля . в самом регистре 29, а также поступает на вход блока В в качестве сигна995292

10

В режиме формирования инверсноизоморфных кодов той же длительности N =Р; -1 (что соответствует циклическому сдвигу и зеркальному отображению кода) блок 13 подает сигнал Сдвиг на вход блока 8, на основании которого осуществляется ранее описанный цикл операций, а также

25 счетчик 28 подает на вход блока 8 сигнал Зеркало, а на вход Такты зеркального считывания, Сигнал Зеркало, имеющий на вторых входах блока 19 совместно с сигналом

30 Сдвиг, прошедшем через определенный элемент И с блока 20 на третий. вход определенного элемента И блока

19, соответствующего последней позиции кодовой последовательности, обеспечивает открытие данного определенного элемента И блока 19. Такты зеркального считыванйя поступают на вход счетчика 28 и на управляющий вход регистра 30 сдвига, тем самым обеспечи4О вая считывание кодовой последовательности из регистра 30,,начиная с пос ° леднего символа. (зеркальное отображение) через определенный, открытый элемент И блока 19 через элемент ИЛИ

45 32 на выход устройства. По окончании считывания последовательности с Выхода счетчика 28 вновь появляется импульс переполнения, который переходит через открытый элемент И 25 на первый выход блока 8 в качестве сигнала Разрешение новой псевдослучайной последовательности, на основании которого блок 13, как и ранее принимает решение о дальнейшем режи.ме работы устройства и блока 8, в частности. лa Разрешение новой псевдослучайной последовательности ° На основании последнего сигнала блок 13 начинает выдавать управляющие сигналы Такты прямого считывания, на управляющий

Вход регистра 30, обеспечивая считывания кодовой последовательности по первому выходу из регистра 30 через элемент ИЛИ 34 на Выход устройства, а также через элемент ИЛИ 33 на Второй вход счетчика 28, обеспечивая счет длины последовательности s счетчике 28. На основании того же сигнала Разрешение новой псевдослучайной последовательности . э тот же момент блок 13 (согласно программе) переводит работу всего устройства и блока 8 В один из возможных вышеупомянутых режимов работы.

Так в режиме Формирования автомэрфных кодов той же длительности N„

=Р. -1 (что соответствует циклический сдэижкам кода) иэ блока 13 на вход блока 8 поступает сигнал Сдвиг, а на другой вход такты прям >го считывания. Сигнал Сдниг проходит на входы блока 20 элементов И, проходя через тот элемент И, на первом входе которого имеется импульс сдвига с определенного выхода блока 26. Числа» элементов И в блоках 18-22 соответствует разнице между максимальным и минимальным из используемых в устройстве модулей (Р, -Р „, „ ), причем . первые иэ них соответствуют P „,„, а последние P„. о„. Импульс с выхода определенного элемента И блока 20 (соответствующего модулю Р) ) поступает на первые входы блоков 19-22. переводя их определенные элементы

s открытое состояние. Тем самым через определенный открытый элемент блока 21 символ с первого выхода регистра 31 перезаписывается в последнюю позицию кода (поступает на определенный последний вход регистра 31, через определенный открытый элемент И блока 22 символ последней позиции кода переэаписывается на первую позицию кода (поступает на первый вход реистра 31). Тем самым обеспечивается иклический сдвиг кодовой последовательности, В тот же момент, действием заднего фронта импульса с выхода элемента И 25, циклически сдвинутая ,последовательность считывается В ре- „ гистр 30 и перезаписывается в самом регистре 31. В последующие моменты под,действием "Тактов прямого: считывания, поступающих на вход блока 8 циклически сдвинутая последовательность считывается с первого выхода регистра 30 на выход устройства.

B момент окончания считывания данной последовательности с выхода счетчика

28 вновь поступает импульс переполнения, который проходит через открйтый элемент И 25, выходной сигнал которо; го является (по переднему фронту) сигналом Разрешение новой псевдослучайной последовательности поступаI ющим на первый вход элемента ИЛИ 32, а затем на Второй вход регистра 29 для записи кода модуля в счетчик 28, а также поступающим на первый выход блока 8, а по заднему фронту — сигналом на управляющем входе регистра 31.

На основании сигнала Разрешение новой псевдослучайной последователь ности!, блок 13 как и ранее, принимает решение о дальнейшем режиме работы устройства и блока 8, в частности.

В режиме формирования неинверсно« . изоморфных кодов той же длительности

Я(=P.(-1 блок 13 обеспечивает, как указывалось выше, считывание из блока 11 памяти в блок 7 кода другого (очередного) первообраз ного элемента 9g„, а также выдает соответствующие управляющие сигналы в блок 7 и блок 8 Формирования кода длительности Й = Р; -1, 995292

5 2. Устройство по п.l, о т л и ч аю щ е е с я тем, что блок кодообраэования содержит триггер, блок тактового сдвига, блок ключей, последовательно соединенные первый регистр; сдвига, счетчик импульсов и элемент

И, последовательно соединенные дешифратор, первый блок эЛементов И, блок памяти, блок коммутации, регистр памяти, регистр сдвига, второй блок элементов И и первый элемент ИЛИ, а также второй и третий элементы И и третий, четвертый и пятый блоки элементов И, причем первый и второй входы блока тактового сдвига соединены соответственно с первым входом второго элемента ИЛИ и с первым входом триггера, с первым входом третьего элемента ИЛИ и являются вторым и третьим входами блока кодообразования, второй вход триггера является первым входом блока кодообразования, выход триггера подключен к вторым входам первого блока элементов И, вторая группа выходов дешнфратора подключена через блок ключей к второй группе входов блока коммутации, третья группа входов которого подключена к первой и второй группе выходов блока тактового сдвига, вторая группа выходов которого также подключена к первым входам третьего блока элементов И, вторые входы которого объединены и RBJlRRTGR четвертым входом блока кодообразования, выходы третьего блока элементов И соединены с первыми входами четвертого и пятого блоков элементов И с вторыми входами второго блока элементов И, вторые входы четвертого блока элементов И подключены к первому выходу первой группы выходов регистра памяти, а выходы четвертого блока элементов И подключены к второй группе входов регистра памяти, вторая группа выходов которого соединена с вторыми входами пятого блока элементов И, выходы которого объединены и подключены к первому входу первой группы входов регистра памяти, вход управления которого соединен с выходом элемента И, вторым . входом второго элемента ИЛИ и являет ся выходом блока кодообраэования, выходы второго и третьего элементов

ИЛИ соединены соответственно с входами первого регистра и счетчика импульсов, второй вход элемента И сое динен с вторыми входами блока памяти, является вторым входом блока кодообразования, второй и третий входы третьего элемента ИЛИ подключены к первому и второму входам второго регистра сдвига, выход которого соединен

1О

Формула изобретения

1. Устройство для формирования псевдослучайных сигналов, содержащее счетчик импульсов, регистр сдвига и формирователь остатков, о т л и ч аю щ е е с я тем, что, с целью рас« ширения функциональных возможностей, в него введены три блока коммутации, блок умножения, блок кодообразования, программный блок, блок хранения программы, генератор управляемых импульсов, Й-1 формирователей остатков и последовательно соединенные счетчик импульсов, делитель частоты, блок

25 элементов И и блок памяти, второй и третий входы которого подключены соответственно к первым входам делителя частоты и счетчика импульсов и к первому и второму выходам программно- ЗО го блока, третьи выходы которого через блок хранения программы подключен к второму входу делителя частоты, к первому входу блока умножения и к первому входу блока кодообразования, 35 а через генератор управляемых импульсов — к управляющим входам первого, второго и третьего блоков коммутации соответственно, выходы первого из которых соединены через последова- 40 тельно подключенные и формирователей остатков, второй блок коммутации, регистр сдвига и третий блок коммутации с разрядными входами блока умножения, с группой входов блока элемен- 45 тов И и с второй группой входов вформирователей остатков, причем входы первого блока коммутации соединены через основной счетчик импульсов с первым и вторым входами регистра сдвига и с первым и вторым выходами блока умножения, разрядные выходы которого подключены к разрядным входам блока кодообразования, выход кото-Рого соединен с входом нрограммного блока, четвертый и пятый выходы которого соединены с вторым входом блоха кодообраэования и с вторым входом блока умножения, а шестой выход программного блока подключен к второму входу регистра сдвига и к третьему входу блока умножения, четвертый вход которого соединен с выходом блока памяти, а третий и четвертый выходы блока умножения подключены соот.ветствен ю к входу дополнительного но при другом первообраэном. алгоритм работы блока 8 в этом случае аналогичен алгоритму работы при наименьшем первообразном 6,, который был описан ранее.

Таким образом, предлагаемое устройство, по сравнению с известным, позволяет расширить функциональные возможности. счетчика импульсов, к .третьему входу блока кодообразонания и к четвертому входу блока кодообразования

16

995292 с вторым входом первого элемента ИЛИ, причем выходы дешифратора подключены к третьей группе входов блока коммутации. источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 407303, кл, G 06 F 11/08, 1971.