Устройство для передачи и приема дискретной информации

Устройство для передачи и приема дискретной информации

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических республик

tut995355 (61)Дополнительное к авт. свид-ву(22) Заявлено 270481 (21) 3283963/18-09 с присоединением заявки Ио— (23) Приоритет

Опубликовано 0702.83.Бюллетень М 5

Р )М g+ з

Н 04 Ь 3/00

Н 04 L 1/10

Государственный комитет

СССР ио делам изобретений и открытий (53}УДК 621. 394. .14(088.8) Дата опубликования описания 070283

Б.П. Новиков, Г.В.Фролов, В.С. Миронов, A ...A. и В.И.Дубко (72) Авторы изобретения

,71) Заявитель 54) УСТРОЙСТВО ДНЯ ПЕРЕДАЧИ И ПРИЕМА

ДИСКРЕТНОЙ ИНФОРМАЦИИ

Изобретение относится к технике передачи дискретной информации и может быть использовано в синхронных и асинхронных системах передачи дискретной информации.

Известно устройство для передачи и приема дискретной информации, содержащее на передающей стороне последовательно соединенные первый регистр сдвига и первый блок сумматоров по модулю два, выход которого подключен к первому входу первого регистра сдвига и .к первому входу сумматора .по модулю два, к второму входу которого.и входу второго регистра сдвига подключен выход второго блока сумма. торов по модулю два, к входам которого подключены выходы второго регистра сдвига, а на приемной стороне последовательно соединенные ключ и первый регистр сдвига, а также второй регистр сдвига и дешифратор позиции (1 1.

Однако известное устройство обеспечивает низкую помехоустойчивость, так как использует принцип выделения участка принимаемой последовательности.

Цель изобретения - повьхаение помехоустойчивости.

Дпя достижения указанной цели в устройство для передачи и приема дискретной информации, содержащее на передающей стороне последовательно соединенные первый регистр .сдвига, первый блок сумматоров по модулю два, выход которого подключен к первому входу первого регистра сдвига и к первому входу сумматора по модулю два, к второму входу которого и входу второго регистра сдвига подключен выход, второго блока сумматоров по модулю два, к входам которого подключены выходы второго регистра сдвига, а на приемной стороне последовательно соединенные ключ и первый регистр сдвига, а также второй регистр сдвига и дешифратор позиции, введены на передалщей стороне последовательно соединенные блок памяти и блок записи, выходы которого подключены к соответствукхянм входам первого регистра сдвига, а на приемной стороне введе- ны последовательно соединенные блок разделения, блок памяти и блок записи и последовательно соединенные первый опорный генератор, первый коррелятор, первый пороговый блок, блок формирования точек отсчета и третий регистр сдвига, а также второй опор995355 где преобразуется в информционную последовательность сигналов за счет

:.продвижения в первом регистре 3 сдвига. Информационная последовательность сигналов суммируется по модулю два с адресной последовательностью в первом блоке 5 сумматоров по модулю два. Соответствие фаз адресной последовательности относительно информационной устанавливается путем занесения начального .кода во второй регистр 4 сдвига в момент записи буквы в первый регистр 3 сдвига.

На приемной стороне суммарная последовательность сигналов разделяется на адресную и информационную последовательность. Процесс разделения поясняется на фиг. 3 (а,б,в).

Адресная последовательность сигналов поступает на ключ 9, который переводится в положение б каждым тактовым импульсом, при этом в первый регистр 10 .сдвига заносятся выборка адресной последовательности. Затем ключ 9 перводится в положение а и в течение тактового интервала осуществляется рециркуляция выборки. Поскольку длина регистра 10 сдвига равна (m-1), в момент занесения следующей. выборки в первый разряд предыдущая оказывается во втором разряде. Когда в регистре осуществляется а рециркуляция, первая. выборка последний раз поступает на коррелятор 1б и исчезает а в 1-й разряд заносится новая выборка.

Таким образом, входной сигнал сжимается в m раз, а выборки "скользят" относительно опорного сигнала.

Причем опорный сигнал генерируется с начальной фазой, относительно начала каждого тактового интервала с частотой f>- n. Процесс рециркуляции (сжатия) и "скольжения" адресной последовательности символов поясняется на фиг. 3 (г,д,е,ж).

В одном из тактовых интервалов произойдет совпадение фаз опорной адресной и компрессированной адресной последовательностей. Корреляционный интеграл вычисляется в первом корреляторе 16, При превыаении порога формируется синхроимпульс в блоке

22 формирования точек отсчета фиг. 3(м), который поступает через третий регистр 12 сдвига на дешифратор 23 позиции и на блок 13 записи и блок 15 исправления ошибок (корреляционная функция адресной последовательности и отклик при превыаении порога корреляционной функцией показаны на фиг. 3 (з,к) ° По этому сигналу производится запись информационной последовательности из блока 14 памяти через блок 13 записи во второй регистр 11 сдвига. Затем и-тактов в течение каждого тактового интервала ный генератор и последовательно соединенные,блок исправления ошибок, второй коррелятор и второй пороговый блок, выход Которого, а также выходы третьего регистра сдвига подключены к соответствующим входам дешифратора позиции, при этом выход второго опор5 ного генератора подключен к второму входу второго кореллятора, первый вход которого объединен с первым входом второго регистра сдвига, выход кото- 1О рого подключен к первому входу блока . исправлення ошибок, а к соответствующим входам второго регистра сдвига подключенЫ выходы блока записи, к соответствующему входу которого, а также к второму входу блока исправления ошибок подключен выход блока формирования точек отсчета, причем второй выход блока разделения подключен к первому входу ключа, к вто-. рому входу которого, а также к третье- о му входу .блока исправления ошибок и второму,:входу первого коррелятора подключен выход первого регистра сдвига, а первый вход первого коррелятора о ъединен с четвертым входом 25 блока исправления ошибок.

На фиг,. 1 представлена структур- . ная электрическая схема передающей стороны; "на фиг. 2 - приемной стороны устройства; на фиг. 3 - временные 30 диаграммы работы приемной стороны; на фиг. 4 - структурная электрическая схема блока. разделения; на фиг. 5формирователи точек отсчета", на фиг. 6 - то же, блока исправления 35 хан бок.

Устройство для передачи и приема содержит на передающей стороне блок

1 памяти,, блок 2 записи, регистры 3 и 4 сдвига, блоки 5 и 6 сумматоров ап по модулю два, сумматор 7 го модулю два, на приемной стороне блок 8 разделения, ключ 9, регистры 10-12 сдвига, блок 13 записи, блок 14 памяти, блок 15 исправления ошибок, корреля-. торы 16 и 17, опорные генераторы

18 и 19,,пороговые блоки 20 и 21 блок 22 формирования точек отсчета, дешифратор 23 позиции, блок 8 разделения состоит из регистра 24 сдвига,, сумматоров 25 и 26 по модулю два, блок 22 формирования точек отсчета состоит из R-S триггера 27, двух

0-триггеров 28 и 29, элемента И 30, блок 15 исправления ошибок состоит из двух сумматоров 31 и 32 по модулю .55 два, элемента. И 33.

Устройство работает следующим образом.

На передающей стороне сообщение . в виде последовательности символов Щ последовательно записывается н блок

1 памяти. Затем последовательность запомненных символов через блок 2 записи вводится в первый регистр 3 сдвига с логической обратной связью, g5

6 осуществляется рециркуляция выборок. во втором регистре 11 сдвига. При. этом процесс рецйркуляции осуществляется через блок 15 исправления оши-бок, где во время рециркуляции в каждом первом, следующем за отметкой отсчета, тактовом интервале осуществляется исправление ошибок, образованных при разделении объединенной

-последовательности.

Корреляционный интеграл вычисляется вторым коррелятором 17 и при совпадении фаз опорной информационной и компрессированной информационной

- последовательности сигналов происхо-. дит превышение порога. Импульс йревышения порога с второго порогово- 15 го блока 21 поступает на дешифратор 23 позиции, где определяется.временное положение отклика относительно синхроимпульса (корреляционная функция информационной последователь- 20 ности и сигнал на выходе второго порогового блока 21 приведены на фиг. 3 (и.,л). Величина рассогласования 6 между синхроимпульсом с блока 22 формирования точек отсчета и 25 импульсом с выхода второго порогового блока 21 определяет информационный смысл передаваемой части сообщения.

Применение двухканальной корреляционной обработки объединенной после- 3 .довательности позволяет оптимальным образом, выделить параметры задержки элементарных участков (букв) последовательности относйтельно фазовых то чек, образованных при обработке адрес ной последовательности, и по параметрам задержки (модуляции) восстановить информационный смысл передаваемого сообщения. Кроме того, в устройстве обеспечивается исправление ошибок (разделения) в.информационной после- .40 довательности, что повевает помехоустойчивость приема информации.

Формула изобретения

Устройство для передачи и приема дискретной информации, содержащее на передающей стороне последовательно соединенные первый регистр сдвига, первый блок сумматоров-по модулю два, 50 выход которого подключен к первому входу первого регистра сдвига и к первому входу сумматоров по модулю два, к второму входу которого и входу второго регистра сдвига подключен выход второго блока сумматоров по модулю два, к входам которого подключены выходы второго регистра сдвига, а на приемной. стороне последовательно соединенные ключ и первый регистр сдвига,,а также второй регистр сдвига и дешифратор позиции, о т л ич а ю щ е е с я тем, что, c,öåëüþ повышения помехоустойчивости, введены на передающей стороне последовательно соедйненние блок памяти и блок записи, выходы которого подключены к соответствующим входам первого регистра сдвига, а на приемной стороне введены последовательно соединенные блок разделения, блок памяти и блок записи и последовательно соединенные первый опорный генератор, первый коррелятор,, первый пороговый блок, блок формирования точек отсчета и третий регистр сдвига, а также второй опорный генератор и последовательно соединенные блок исправления ошибок, второй коррелятор и второй пороговый блок, выход которого, а также выходы третьего регистра сдвига.подключены к соответствующим входам дешифратора позиции, при этом выход второго опорного генератора подключен к второму входу второго коррелятора, первый вход которого объединен с первым входом второго регистра сдвига, выход которого подключен к первому входу блока исправления ошибок, а к соответствунжцим .входам второго регистра сдвига подключены выходы блока записи, к соответствующему входу которого, а также к второму -входу блока исправлеиия оши- бок подключен выход блока формирования точек отсчета, причем второй выход блока разделения подключен к первому входу ключа, к второму входу которого, а также к третьему входу блока исправления ошибок и второму входу первого коррелятора подключен выход первого регистра сдвига, а первый вход перзого коррелятор.-рз объединен с четвертйм входом блока исправления ошибок

Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР

Р 431638, кл. Н 04 L 3/00, 1972 (прототип).

995355

Составитель С. Осмоловский

Редактор Е. Кинив ТехредЛ.Пекарь Корректор М. Шароши

ЮФ Заказ 672/47 Тираж 675 Подписное

BHHHGH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.„ д. 4/5

Ю3 ° Ю Ю Ю Ю Ю ФВ 4Ю Ю

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4