Анализатор рекуррентного сигнала фазового пуска

Анализатор рекуррентного сигнала фазового пуска

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик вп995361 (61) Дополнительное к авт. свид-ву В 628630 (22) Заявлено 17.06.81 (21) 3307966/18-09 с присоединением заявки М— (23) Приоритет—

Опубликовано 0702.83. Бюллетень HP 5

Р М К з

H 04 L 7/10

Государственный комитет

СССР по делам изобретений и открытий

f53) УДК 621. 394.,662(088,8) Дата опубликования описания 0702.83 (72) Авторы изобретения

В. В. Киселев, В. A Иконников, В. В. Иыскин (71) Заявитель (5 4) АНАЛИЗАТОР РЕКУРРЕНТНОГО СИГНАЛА ФАЗОВОГО ПУСКА. Изобретение относится к электросвязи и может быть использовано в системах с фазовым пуском, а также в системах передачи данных, использующих для синхронизации рекуррентный сигнал, По основному авт.св. 9 628б30 известен анализатор рекуррентного сигнала фазового пуска, содержащий объе" диненные по информационному входу первый блок сравнения и коммутатор, к вторым входам которых подключен выход первого блока сумматоров по модулюдва, к входам которого подключены.выходы соответствующих раэрФ ов регистра сдвига, другие выходы соответству ющих выходов которого подключейы через элемент запрета к первому входу элемента ИЛИ, к второму входу которого подключен выход первого блока сравнения, а выход элемента ИЛИ через последовательно соединенные счетчик, . блок памяти и коммутатор подключен к входу регистра сдвига, а также последовательно соединенные датчик времени и анализаТор ошибок, при этом выход блока памяти подключен к датчику времени и к второму входу анализатора ошибок, к третьему. входу которого подключен выход элемента ИЛИ„а выход анализатора ошибок подключен к cooiветствукицему входу блока памяти, причем на соответствующие входы. разрядов регистра сдвига элемента запрета и счетчика поданы тактовые импульсы, а на соответствующие входы блока памяти и счетчика поданы импульсы Исходное состояние (1).

Однако известный анализатор характеризуется большим временем выявления рекуррентного сигнала при искажении этого сигнала в канале связи.

Цель изобретения - сокращение времени анализа рекуррентного сигнала при наличии помех путем исправления ошибок, Для достижения указанной цели в . анализатор рекуррентного сигнала фазового пуска введены последовательно

20 соединенные второй регистр сдвига, второй блок сумматоров по модулю два, второй блок сравнения, блок мажоритар ного анализа и блок исправления ошибок, причем второй вход второго блока сравнения объединен с информационным входом второго регистра сдвига, соответствующий выход которого подключен к второму входу блока исправления ошибок, выход которого подключен к объединенным входам коммутатора и первого блока сравнения.

995361

На фиг.. 1 приведена структурная электрическая схема анализатора на фиг. 2 - принцип анализа и исправления искаженных знаков с помощью введенных в анализатор блоков.

Анализатор рекуррентного сигнала фазового пуска содержит первый блок 1 сравнения, первый регистр 2 сдвига,,.первый, блок 3 сумматоров по модулю два, блок 4.исправления ошибок, блок 5 мажоритарного анализа, комму" ð татор 6, второй регистр 7 сдвига, второй блок 8 сумматоров по модулю два, второй блок 9 сравнения, элемент

ИЛИ-10, элемент ll запрета, счетчик

12, блок 13 памяти, датчик 14 времени,1 анализатор 15 ошибок, блок 5 можоритарного анализа содержит, регистр сдвига 16, элементы И 17, 18 и 19 элемент ИЛИ 20.

Анализатор рекуррентного сигнала фазового пуска работает следующим образом.

На блок 13 памяти и счетчик 12 поступает импульс, устанавливающий их в исходное состояние. В исходном состоянии первый регистр 2 сдвига через коммутатор 6, управляемый 6локом 13 памяти, подключается к выходу блока 4i исправления ошибок °

Сигнал принимаемый по информацион», ному входу, одновременно поступает на 30 второй. блок 9 сравнения и на второй регистр 7 сдвига. Второй блок 8 сумматоров по модулю два формирует последовательность импульсов, с которой во втором блоке 9 сравнения сравнива-N ется принятый по информационному вхо.ду сигнал, Полученные знаки сравнения поступают последовательно в блок 5 мажори- 4р тарного анализа.

Прн прохождении искаженного сигнала рекуррентной последовательности по второму регистру 7 сдвига, на выходе второго блока 9 сравнения (сумматора) 4 появляются знаки несовпадения в момен- ты прохождения искаженным знаком точек съема. Эти знаки несовпадения зафиксируются на регистре блока 5 мажоритарного анализа в виде трека ошибок. В момент, когда искаженный знак передвинется с последней точки съема в следующий разряд (точка f ha фиг. 2), ™трек ошибок займет положение на регистре 16 блока 5 мажоритарного анализа, соответствующее точ- H кам» съема на этом регистре. При нали- чии в точхах а,.Ь,с не менее двух . знаков несовпадения, с выхода блока 5 мажоритарного анализа поступает на вход блока 4 исправления ошибок (сум- ® матора) сигнал исправления знака, поступающего на второй вход блока 4 иэ второго регистра 7 сдвига. С выхода блоха. 4 исправления ошибок рекур- " рентиая последовательность поступает на объединенные входы коммутатора 6 и первого блока l сравнения.

Анализатор рекуррентного сигнала фазового пуска способен исправлять не только одиночные но и групповые ошибки, при этом длина пакета ошибок для рассмотренного примера не должна превышать расстояние е(расстояние мекду точками съема и Ъ фиг. 2). Иначз при прохождении пакета по второму регистру 7 сдвига несовпадение регистрнруется лишь при попадении искаженного,знака на первую точку съема а . При достижении искаженным знаком точки Ъ, на а тоже искаженный знак. В Результате несовпадение может не зарегистрироваться. То же произойдет .при достижении искаженным,знаком точки С.

В треке ошибок только сднн знак несовпадения и сигнал исправления не формируется.

С блбка 4 исправления ошибок рекуррентная последовательность через коммутатор 6 поступает в первый регистр 2 сдвига, Первый блок 3 сумматоров по модулю два по информации, записываемой в первый регистр 2 сдвига,.формирует последовательность импульсов с которой в первом блоке 1 сравнения сравнивается сигнал, приходящий с выхода блока 4 исправления ошибок.

Счетчик 12 начинает счет, При отсутствии сигнала на выходе второго регистра 7 сдвига срабатывает элемент запрета,11 и через элемент ИЛИ 10 воэвращает счетчик 12 к началу счета, При наличии заданного числа совпадений счетчик 12 формирует на своем выходе импульс, опрокидывающий блок 13 памяти, который при помощи коммутатора 6 замыкает обратную связь первого регистра 2 сдвига, проходящую через второй блок 8 сумматоров по модулю два. Одновременно блок 13 памяти разрешает работу анализатора 15 ошибок и датчика.14 времени. С замыканием обратной связи первого регистра 2. сдвига на выходе первого блока 3 сумматоров по.модулю два начинается автономное формирование опорной последовательности. В то же вреМя анализатор 15 ошибок начинает подсчет несовпадающих символов, выявленных первым блоком 1 сравнения, а датчик 14 времени начинает отсчет времени. Если за время, определяемое датчиком 14 времени, число несовпадающих символов не превышает порог . анализатора 15 ошибок, то датчик 14 времени вырабатывает импульс, запрещающий работу анализатора 15 ошибок и поступающий на вход анализатора рекуррентного сигнала. Если до срабатывания датчика 14 времени анализатор 15 ошибок выявляет превышение допустимого порога ошибок количеством несовпадаюшнх символов, то блок 13 памяти сра-у возвращается в исходное состояние. Тем самьпч запре=: —.:.-,99.536 1 ..:Г

5 щается работа анализатора 15 ошибок и датчика 14, времени, они возвращают,ся в исходное состояние. Одновременно ,коммутатором 6 размыкается обратная связь. первого регистра. 2 сдвига начетчик 12 начинает отсчет снова.

Таким образом анализатор рекуррент ного сигнала фазового пуска обесцечйвает сокращение времени выдеЛения рекуррентного сигнала при наличии помех.

Формула изобретения

Анализатор рекуррентного сигнала фазового пуска по авт.св. 9 628630, о т л и ч .а ю шийся тем, что, с Я целью сокращения времени анализа-рекуррентного сигнала при наличии помех путем исправления ошибок, в. него вве-. дены последовательно соединенные второй регистр сдвига, второй блок сумматоров по модулю два, второй блок сравнения, блок мажоритарного анализа и блок исправления ошибок, причем второй вход-второго блока сравнения объединен с информационным входом второго регистра сдвига, соответствующий выход которого подключен к второму входу блока исправления ошибок, выход которого подключен к объедйненным входам коммутатора и первого блока сравнения.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство ССОР

9 628630, кл. Н 04 Ь 7/10,. 1977 (прототип).

995361

Составитель С. Осмоловский

Техред Л. Пекарь Корректор M. Шароши

Редактор Е. Кинив

Заказ 672/47 Тирам 675

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

ll3035, Москва, Ж-35, Раушская наб. д. 4/5

Подписное

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4