Устройство для управления динамической памятью

Устройство для управления динамической памятью

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

997037

Союз Советских

Социалистических

Республик ф

/ ,г

Ъ / (61) Дополнительное к авт. саид-ву (22) Заявлено 22. Об. 81 (21) 3304733/18-24

tg)) М Кд 3 с присоединением заявки ¹â€”

G 06 F 9/00

Государственный комитет

СССР но делам изобретений и открытий (23) ПриоритетОпубликовано 150283. Бюллетень № 6 (33) УДК 681. 327 (088. 8) Дата опубликования описания 15.02 ° 83 (72) Авторы изобретения

П.Н. Казанцев, Ю.Л. Отрохов и В.A.. Яковлев!

t)

М

I:

1 ф ф., 1 (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ДИНАМИЧЕСКОЙ

ПАМЯТЬЮ.2

Изобретение относится к вычислительной технике и может быть использовано для управления режимами обмена и регенерации накопителей, имеющих ограниченное время хранения информации (например, выполненных на

МДП-БИС) .

Известно устройство для управления динамической памятью, содержащее формирователь синхронизирующих сигналов, формирователь сигналов регенерации и триггер режима 11 ).

Недостатком этого устройства является низкое быстродействие.

Наиболее близким к предлагаемому является устройство для управления динамической памятью, содержащее формирователь синхронизирующих сигналов, формирователь сигналов регенерации, триггер режима, управляющую шину, триггер конца цикла, два элемента И-НЕ, выходы триггера режима соединены со входами первого элемента И-НЕ, выход которого соединен с входом формирователя синхрониэирующих сигналов, входы триггера ре-жима соединены соответственно с шиной управления и одним из входов второго элемента И-НЕ, с выходом того же элемента и выходом формирователя сигналов регенерации, другой вход второго элемента И-НЕ соединен с единичным выходом триггера конца цикла, входы которого соединены соответственно с шиной управления и выходом формирователя синхронизирующих сигналов (2).

Недостатком данного устройства является низкое быстродействие, обусловленное дополнительными задержками выполнения обмена в случае поступления запроса на обмен с отстаиванием относительно запроса регенерации на время, не превышающее время цикла накопителя.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, 20. что в устройство для управления динамической памятью, содержащее формирователь синхрониэирующих сигналов, триггеры, формирователь сигналов регенерации и элементы И-НЕ, причем выходы первого триггера соединены с входами первого элемента И-НЕ, выход которого подключен к входу формирователя синхрониэирующнх сигналов, первый вход первого триггера соединен с первыми входами второго триггера и второго элемента И-НЕ, выход

997037 которого подключен к второму входу первого триггера, а второй вход — к .выходу второго триггера, первый вход которого является входом устройства, введены третий триггер, элементы

ИЛИ, элемент И, элемент задержки и элемент ИЛИ-НЕ, первый вход которого соединен с вторым входом второго триггера и вь ходом первого элемента

ИЛИ, первый вход которого подключен к первому выходу первого триггера, а второй вход - к выходу формирователя синхронизирующих сигналов и первому входу второго элемента ИЛИ, второй вход которого соединен с вторым выходом первого триггера, второй вход элемента ИЛИ-HE подключен к пер -, вому выходу третьего триггера, второй выход которого соединен с входом элемента задержки и первым входом элемента И, второй вход которого подключен к выходу элемента задержки, а выход — к первому входу третьего элемента ИЛИ, второй вход которого соединен с выходом элемента ИЛИ-НЕ, а выход — с третьим входом первого триггера, первый вход третьего триггера подключен к выходу формирователя сигналов регенерации, а второй вход — к выходу второго элеМента ИЛИ.

На чертеже приведена функциональная схема предлагаемого устройства.

Устройство содЕржит формирователь

1 синхронизирующих сигналов, формирователь 2 сигналов регенерации, первый триггер 3. На чертеже обозначен вход 4 устройства.

Устройство содержит также второй триггер 5, первый б и второй 7 элементы И-НЕ, элемент ИЛИ-HE 8, первый

9, второй 10 и третий 11 элементы

ИЛИ, элемент И 12, элемент задержки

13 и третий триггер 14.

Устройство работает следующим образом.

В исходном состоянии в момент времени t = 0 на входе 4, выходе элемента ИЛИ 11, выходах триггера 5 и элемента задержки 13 присутствуют нулевые уровни, а на выходе триггера

3, выходах формирователей 1 и 2 и еди. ничном выходе триггера 14 — единичные уровни. Устройство выполняет регенерацию накопителя в паузах между за.— просами на обмен, имеющими место во многих реальныхзапоминающих устройствах.Длительность этойпаузы,как правило, превышает время цикла накопителя.

Допустим, что по входу 4 поступает запрос на обмен, при этом уровень сигнала на входе 4 переходит в . единичное состояние, первый выход триггера 3 — в нулевое состояние и выход элемента И-НЕ б переходит в единичное состояние и запускает формирователь 1. По окончании цикла на выходе формирователя 1 вырабатывается сигнал нулевого уровня, который через элемент ИЛИ 9 переводит триггер

5 в единичное состояние. и через. элемент И-HE 7 устанавливает триггер 3 в исходное состояние. Одновременно с этим сигнал с выхода элемента

ИЛИ.9 через элемент ИЛИ-НЕ 8 стробирует состояние единичного выхода триггера 14.

Предположим, что в момент времени выход формирователя 2 переходит в нулевое состояние. Единичный выход триггера 14 при этом переходит в нулевое состояние, а нулевой — в единичное состояние. Допустим, что в момент времени (с+Г) приходит новый запрос на. обмен. Тогда, если N7gW3— где t - время задержки сигнала

Цю на элементе задержки 13, — время цикла работы устройства с учетом задержек на элементах, в момент времени (t+a>) выход элемента задерж26 ки 13 переходит в единичное состояние, выходы элементов ИЛИ 9 и 11 в единичное состояние, второй выход триггера 3 — в нулевое состояние.

Запуск формирователя 1 проводится аналогично описанному случаю обмена, по окончании цикла сигнал нулевого уровня с выхода формйрователя 1 через элемент ИЛИ 10 устанавливает триггер 14 в единичное состояние.. ® После этого выполняется операция обмена в соответствии с описанным.

Еслибы< Cy -t<, то в момент {t+Y устройство запускается для выполнения операции обмена, а по окончании цикла обмена сигнал с выхода формирователя 1 через элементы ИЛИ 9, ИЛИ-HE 8, ИЛИ 11 устанавливает второй выход триггера 3 в нулевое состояние, запуская тем самым цикл регенерации.

Окончание цикла регенерации анало® гично описанному. При одновременном поступлении запроса на обмен и сигнала с выхода элемента ИЛИ 11 триггер 3 выбирает очередность режима случайным образом. Для правильной работы устройства необходимо, чтобы длительность сигнала на выходе формирователя 2 не превышала (t>-е„), где t — задержка сигнала установки триггера 14 на втором его входе относительно начала цикла формирователя 1. Длительность сигнала установки триггера 14 должна быть меньше (Сц-ty) на время срабатывания триггера 14. Время задержки Ч. должно быть равно Тр-2t, где Т p — период следования сигналов запроса регенерации на выходе формирователя 2.

Технико-экономическое преимущество предложенного устройства заключается в более высоком быстродействии по сравнению с прототипом.

Формула изобретения

Устройствб для управления динамической памятью, содержащее формиро997037

Составитель Т. Зайцева

Редактор Т. Веселова Техред К.Мыцьо Корректор-И. Шулла

Заказ 935/67 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ватель синхронизирующих сигналов, триггеры, формирователь сигналов регенераций и элементы И-НЕ, причем выходы первого триггера соединены с входами первого элемента И-НЕ, выход которого подключен к входу формирователя синхронизирующих.сигналов, первый вход первого триггера соединен с первыми входами второго триггера и второго элемента И-НЕ, выход которого подключен к второму входу пер- 1О. вого триггера, а второй вход — к выходу второго триггера, первый вход

;которого является входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повьиаения быстродействия устройства, в него введены третий триггер, элементы ИЛИ, элемент И, элемент задержки и элемент ИЛИ-НЕ, первый вход которого соединен с вторым входом второго триггера и выходом первого элемента HJIH, первый вход ко- 20 торого подключен к первому выходу первого триггера, а второй вход— к выходу формирователя синхронизирующих сигналов и первому входу второго элемента ИЛИ, второй вход которого соединен с вторым выходом первого триггера, второй вход элемента

ИЛИ-НЕ подключен к первому выходу третьего триггера, второй выход которого соединен с входом элемента задержки и первым входом элемента И, второй вход которого подключен к выходу элемента задержки, а выход - к первому входу третьего элемента ИЛИ, второй вход которого соединен с выходом элемента ИЛИ-НЕ, а выход -a третьим входом первого триггера, первый вход третьего триггера подключен к выходу формирователя сигналов регенерации, а второй вход - к выходу второго элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Патент США Р 3839630, кл. 235-156, опублик. 1974 °

2. Авторское свидетельство СССР

Р 752338, кл. G 06 F 9/00, 1980 (прототип),