Устройство для управления ведущим шаговым двигателем

Устройство для управления ведущим шаговым двигателем

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республмк iij999022 (61) Дополнительное к ввт. саид-ву(22) Заявлено 3007.81. (21) 3325300/18-24

Р М К з 6 05 В 19/40 с присоединением заявки М

Государственный комитет

СССР

nb делам изобретений и открытий (23) Приоритет (53) УДК 62-50 (088. 8) Опубт иковано 230283. Бюллетень М 7

Дата опубликования описания 23028З Ю ЬЪф

-—

В.К. Семеновский, В.A. Безгин и Г.И. Колеси к =..-„-"„ д, ;;," (72) Авторы изобретения (71 ) Заявитель (54) УСТРОИС ГВО ДЛЯ УПРАВЛЕНИЯ ВЕДИЦИМ

ШАГОВЬМ ДВИГАТЕЛЕМ

Изобретение относится к управле нию электроприводами и может .быть использовано в устройствах автоматики и телемеханики с.шаговыми двигателями, в частности в устройствах синхронного воспроизведения цифровой магнитной записи с пилот-сигналом и ведущим ЦЦ.

Известно устройство для синхронного воспроизведения записи на магнитном носителе, содержащее блок сравнения, дискриминатор, интегратор и выходной блок (1) .

Недостатком известного устройства является невысокая точность.

Наиболее близким к изобретению по технической сущности является устройство для управления ведущим шаговым двигателем, содержащее первый и второй реверсивные счетчики, формирователь импульсов и частотный дискриминатор $2) .

Недостаток .известного устройства невысокая точность.

Мелью изобретения является повы- шение-точности устройства. указанная цель достигается тем, что в устройство введены первый, второй и третий таймеры, фазовый дискриминатор,-первый и второй RS-триггеры, дешифратор, регистр сдвига, первый, второй и третий логические блоки, причем первые вы- ходы дешифратора, частотного дискриминатора, первый н второй выходы фазового дискриминатора через первый логический блок подключены к суммирующему входу первого реверсивного счетчика, второй выход дешифратора, выход второго RS-триггера, первые выходы первого и второго таймеров, второй выход частотного дискриминатора и первый вход устройства через второй логический блок подключены к вычитающему входу первого реверсивного счетчика, а первый, второй и третий выходы второго таймера, обнуляющий вход устройства -и выход втоО рого RS-триггера через третий логический блок подключены к обнуляющему входу первого реверсивного счетчика, разрядные выходы которого .соединены с соответствующими входами дешифратора, с первым R-входом второго RS-триггера и через регистр сдвига — с информационными входами второго реверсивного счетчика, первые сумннрующий и вычитающий входы которого подключены к старшему разряду регистра сдвига, вторые сумми999022 рующий и вычитающий входы — к выходу второго реверсивного счетчика, третьи суммирующий и вычитающий входы - к первому входу устройства, четвертые суммирующий и вычитающий входы, а также синхронизирующий вход - к первому выходу третьего тай- мера, а обнуляющий вход — к обнуляю щему входу устройства, соединенному с первым входом первого таймера, с первым и вторым входами второго таймера и с первым управляющим входом регистра сдвига, второй управляющий вход которого подключен .к четвертому выходу второго таймера, пятый, шестой и седьмой выходы ко- 15 торого соединены соответственно с первым входом фазового дискриминатора, с первым и вторым входами частотного дискриминатора, а первый инверсный выход — с первым вхо- 2О дом третьего таймера, второй выход которого подключен к третьему входу частотного дискриминатора, а второй вход — к четвертому входу частотного дискриминатора, к вто- Я5 рому входу фазового дискриминатора и к первому входу устройства, первый, второй, третий, четвертый, пятый, шестой и седьмой входы формирователя импульсов подключены ЗО соответственно к выходу второго реверсивного счетчика, к выходу первого RS-триггера, к выходу второго RS-триггера, к первому входу первого таймера, к старшему разряду регистра сдвига, к первому входу устройства и .к второму выходу первого таймера, третий выход которого соединен с третьим входом фазового дискриминатора, четвертый вход которого соединен с первым

4О рвыходом второго таймера. и с вторым

R-входом второго RS-триггера, а первый и второй выходы — соответственно с S-входом и R-входом первого.RS-триггера, третий выход де- 45 шифратора подключен к Я-входу второго RS-триггера, а второй вход первого таймера и третий вход второго таймера - соответственно к первому и второму входам устройства. 5О

На фиг. 1 приведена блок-схема устройства для управления ведущим шаговым двигателем, на фиг. 2 временные диаграммы сигналов на входах устройства и выходах основных его элементов; на фиг.. 3 — примерная реализация таймеров и логических блоков на фиг. 4. - примерная реализация дискриминаторов, на фиг. 5 — примерная реализация форми- 6О рователя импульсов; на фиг. 6 примерная реализация дешифратора. устройство для управления содержит первый таймер 1, второй таймер 2, третий таймер 3, фазовый 6Я дискриминатор 4, частотный дискриминатор 5, первый RS-триггер 6, дешиф. ратор 7, первый логический блок 8, второй логический блок 9, третий логический блок 10, первый ревер.сивный .счетчик 11, регистр 12 сдвига, второй реверсивный счетчик 13, второй RS-триггер 14, формирователь

15 импульсов, счетчик 16 импульсов, элемент И 17, счетчик 18 импульсов, элементы И 19-21, формирователи

22-24 импульсов, счетчик 25 импульсов, элемент И 26, формирователь

27 импульсов, элемент ИЛИ 28, элементы И 29-31, формирователь 32 импульсов, элемент ИЛИ 33, элемент

И 34, регистр 35 сдвига, формирователь 36 импульсов, элементы И 37-39, реверсивный счетчик 40 импульсов, RS-триггер 41, элемент ИЛИ 42, переключатель 43 частот и счетчик 44 импульсов, элементы ИЛИ 45, И 46, триггер 47 и элементы И 48, ИЛИ 49 и И 50.

Второй вход устройства является счетным входом второго таймера 2, подключаемым к внешнему источнику воспроизводимого пилот-сигнала Я

Обнуляющий вход "Сброс" подключается к внешнему источнику сигнала

Цо установки в "0".

Первый вход является входом сйгнала Qf опорной частоты f .

Выходом устройства является выход формирователя 15 импульсов (ВЬ!х)

Коэффициент счета счетчика 18 второго таймера 2

И

Kcqg = 2 + 1 = ХЗ.ыв. Ры где F> - рабочая частота шагового двигателя (ЩЦ) выбирается близкой к его "частоте приемистости", Т в — время практически полного затухания колебаний ротора ЩД (в пределах шага), возникающих при максимально возможном изменении (gj, Q) частоты Рш в.процессе автоматического регулирования, И2 — чи о разрядов счетчика

18 таймера 2 без учета старшего (N2 + 1-го) раз ряда, реализованного в виде "единичного триггера", имеющего отдельный вход (S) установки в "1".

Коэффициент счета счетчика 16 первого таймера 1 ц о

К =2

cu.< р счетчика 25 третьего таймера 3

К счз

2 И1+ М2 где N< — число разрядов счетчика, Хо - опорная частота.

999022

Величина К„ выбирается в зависимости от допустимой ошибки дискретности стабилизации частоты воспроизводимого пилот-сигнала.

Коэффициент счета второго ревер,сивного счетчика 13

"N14

Р.сч 3 первого реверснвйого счетчика 11

К рсчи

2 N,+ N +1

Схемы фазового и частотного дис,криминаторов 4 и 5 строятся так, что при. подаче на один из их входов частоты f, на другой — импульса воспроизводимого пилот-сигнала Я„ на третий — соответствующего ему импульса эталонного сигнала Qз и на четвер гый — разрешающего потенциала, например Q = 1, и при задержке одного из сигналов ячс, Яз, например Я„с, относительно друл гого Яз на величину «w сигналы на выходах "+" (Q "+") и (Q "-") Дискриминатора должны быть: при a < > О. Q "+" — пачка импульсов частотой

f и длительностью пачки

Q П и л .I при Ь b + c Π— наоборот.

Формирователь 15 импульсов включает в себя переключатель частот 43 . с .управляющими входами A1...A5, частотными входами А6, А7 и выходным сигналом Р, а также выходной счетчик 44 с коэффициентом счета

K8btX = 2 . Ha вход А6 подается часй тота fA6 fc, на вход A7 — xI=fо/2. ,Зависимость частоты fp сигнала P от, управляющих сигналов A1...A4 опре деляется таблицей. истинности.А1 1 О О 1 1 О О 1 1 О О 1

О 0 1 1

А2

АЗ О .О О О 1 1 1 1 1 1 1 1

0001111

А5 1 1 О О 1 1 О О О 1 О 1 (Прочерки обозначают произвольные значения сигналов: О или 1). Дешифратор 7 предназначен для защиты первого реверсивного счетчика 11 от переполнения при счете по суммирующему или вычитающему входам, а также для выдачи сигнала (aS) соответствующего знаку числа и, записанного в счетчике 11 (0 = 1 при ,п>0 и 98= О при псО).

Работа устройства включает В себя коррекцию фазы <р и коррекцию частоты F< воспроизводимого сиг-"ала Ячс °

1. Коррекция фазы

В момент пуска, Когда Q = 1 или после 2 b -го шага текущего цикN ла устройство находится в состоянии, соответствующем 2 "2 + -1-му шагу, когда сигнал Q,I на выхОДЕ СтаршеГо о разряда таймера 2 — Q 7 = 1. Этот . сигнал: а) разрешает фазовому дискримич натору 4 заполнять интервал д между ближайшими (передними) фронтами

15 очередных сигналов: 2 N2 + 1-го импульса g о воспроизводимого сигнала

4 и. эталонного Q a =. Я 12 (С Выхода старшего разряда первого тайме» ра 1) импульсами с выхода "+" или.

2О "-" (в зависимости от sign д ) фазового дискриминатора, которые: подаются соответственно на . вход R или S nepaoro RS-триггера, — поступают через первый:логичес

25 кий блок 8 на счетный вход перВОго реверсивного счетчика 11, в результате чего в счетчике 11 запоминаез ся чнсло 6 n, б) запирает второй логйчееквй блок 9,. запрещая счет по входф " 3." счетчиком 11 импульсов частоты f<.. частотный дискриминатор в течение

2 2 +1-го шага заперт сигналом О ф, .

Ц вследствие чего сигналы на.обоих, 35 выходах "+." и "-" частотного дискриминатора 5 будут Q "+" = Q

t в) отпирает элемент И aa R-входе второго RS-триггера 14, разрешая воздействие на этот вход сигнала

4О Q> — — О, где с 2 - сигнал с выхода одного иэ младшйх разрядов No-ro ре-„ версивного счетчика 11, если да 2, где 2 о- = д пан = f T», где%8„-. и -1 ширина зоны нечувствительности ует45 ройства. Всли д п с дп,,чд, то в

I пределах 2N2 + 1-го шага .Ц2, О и на R-входе триггера 14 сохраняется уровень "1", а на выходе этого триггера — сигнал Я 4 = О, которыйг

50 — запирает второй логический блок 9, подтверждая запрет обратного отсчета в счетчике 11; отключает входы коррекции фазы АЗ, А4 формирователя импульсов

15, запрещая тем самым всякое воз. действие на фазу выходного сигнала

Q8bix yo poйства; сохраняет разрешение на сброс, счетчика 11 сигналом, поступающим на R-вход счетчика 11 с выхода-третьего логического блока 10 в момент окончания сигнала,7 1 (т.е. в конце N2 + 1-ro шага, когда Яц = О), > когда в конце 2 "2 + 1-го шага

65 происходит сброс счетчика 11 в исход"

999022 ное состояние, на третьем выходе дешифратора 7 появляется сигнал

Qg - =О, подтверждающий состояние первого RS-триггера Q 4 = 0 ° Поскольку после 2 г + 1-ro шага прошедшеМ го цикла Q 4 = О вплоть до 2 "2 + 1-ro шага очередного цикла, а Q 4 = Q g =

О вплоть до 2 "г -го шага этого цикла, то счетчик 11 будет сохранять исходное состояние из-эа отсутствия

i счетных импульсов на входах, по край 10 . ней мере до начала 2 г -ro шага.

Нг

В.ирина зоны нечувствительности Т Н, определяемая номером разряда тайМера 2, выбирается так, чтобы значение T „ = f 2 "o- превышало флюк 5Н О туации фазы воспроизводимого сигна-. ла Qп, обусловленные неточностью отработки шага ЩД. Поскольку замер производится при отсутствии колебаний ротора ЩЦ, то практически достаточно иметь Т3„(0 01, О 02) Т

b n > 6 n< „, то спустя время Т н после начала 2 "г + 1 ão шага сигнал Q2 принимает значение

Яг =.- 1. Поскольку на протяжении

2 г + 1-го шага Я г = 1, то на

R-входе триггера 14 появляется уровень Q,4 = О, тогда как при g n О

Q8 = 1, вследствие чего триггер 14 переходит в состояние 8<4 - =1. Сигнал

914 =1: отпирает входы АЗ, А4 коррекции фазы формирователя импульсов 15; — снимает запрет на подачу счет- 35 ных импульсов на вход "-1" реверсивного счетчика 11; запрещает сброс реверсивного счетчика 11 в конце 2 г + 1-го шага сигналом Q = 1. 4О

Поскольку длительность импульсов сравниваемых сигналов Give и О г есть л л л нд U3 /2, то а Т„, 2 и число

Ь п будет полностью запйсано в реверсивный счетчик 11 в пределах дли-. @5 тельности 2 " + 1-ro шага. Сразу после окончания 2 г + 1-го шага и на третьем входе логического блока

9 появляется разрешающий сигнал

Qq = О, но логический блок 9 остается закрытым почти до конца шага сигналом Q, =. О, тогда как дискриминаторы 4 и 5 остаются запертыми соответственно сигналами Qq = О и Я = О. Поэтому реверсивный счетчик 11 сохраняет записанное в нем число b п вплоть до момента начала импульса Q g = 1 с длительностью

d T < = 2 /fa (то есть в течение времени Тщ - ЬТщ от начала шага) .

Величина р Тщ выбирается достаточно малой (практически b Тщ а(0,010,02)Тщ ), чтобы коррекция фазы не приводила к существенному увеличению амплитуды и времени затухания колебаний ротора ШЦ.

В течение вРемени b TW>, когДа

Q g = 1, на вход "-1" реверсивного

l счетчика 11 подаются импульсы с частотой f (числом Z и g - "bT q ° Q

2 " ), вследствие чего при каждом шаге число (записанное по входу "+1" в течение 2 "г + 1-го шага предыдущего цикла в реверсивном счетчике 11) уменьшается на величину b п,1, а за, 2"г шагов цикла — на величину

2 Ьп g. Одновременно доэирующий сигнал Qie и сигнал Я подаются на входы А3 и А4 формирователя 15 импульсов, что при Q4g = 1 приводит к увеличению или уменьшению количества импульсов на входе счетчика 44 блока 15 в течение шага на величину пщ . Следствием этого является изменение,длительности очередного периода Т выходного сигнала Q цц на величийУ ЛТщ = b п,1 /Ед, пРо.ивоположную по знаку измеренному сдвигу Л . Б итоге, фазовый сдвиг между импульсами воспроизводимого сигнала н и эталонного Q Z уменьшается, одновременно с уменьшением числа записанного в реверсивном счетчике 11.

Как только число Ап, записанное в первом реверсивном счетчике 11, уменьшается до величины прси 21(+ )<0 сигнал Qg на третьем выходе. дешифратора 7 станет равен Qg = О, что приводит к возврату триггера 14 в исходное состояние Qtg = О.

2. Коррекция частоты

Коррекция частоты производится независимо от процесса коррекции фазы, в каждом из 2 " + 1-го.шагов цикла, по результатам замера интЬрл с I нала времени Ььт между передними фронтами сигнала 5- = 1 на выходе второго таймера 2 и совпадающего с

2Нг-м импЯВ ьсом воспроизводимого входного сигнала ЯП, с длительностью „щ Т (2.и соответствующего ему эталонного импульса 6 4 = 1, формируемого третьим таймером 3. Для установки в "О" таймера 3., íà R-вход подается синхронизирующий сигнал благодаря чему очередные циклы в элементе И 17 и в формирователе импульсов 23 начинаются в один и тот же момент. Это позволяет измерять величину 6 т. независимо от -.,фазового сдвига сигнала п относительно опорных сигналов @ 2 с выхода таймера 1. Поскольку величина b7.5 по существу является суммой интервалов времени 1 щ между. передними фронтами сигналов Q nc (с частотой Рп = Fw) и эталонных импульсов с N -ro разряда формирователя 23 для каждого из

2 l шагов, тосредняя величина 11

М за. цикл есть д 1 > = . т /2 "<. Импульсы заполнения интервала д 4 (c частотой fc,, числом йп4 =Г t@ f ) 999022

60 у5 при каждом шаге, в зависимости от S1gn hc f добавляются K числу импульсов частоты fo/2 заполнения шага . на входе счетчика 44 в формирователе

15 импульсов или вычитагтся из этого числа, что приводит к соответствующему изменению частоты F> выходного сигнала G > „. При этом скорость вращения ведущего ЩД изменяется так, что воспроизводимая частота F>< сгремится сравняться с эталонной часто;то й.

С этой целью в течение 2 -ro и шага каждого цикла с помощью таймера 2 формируется сигнал Q, = 1, разрешающий схеме частотного дискриминатора 5 заполнение импульсами с частотой fo интервалад f между передними фронтами сигнала Qg, формируемого таймером 2 и совпадающего с 2 1 -м импульсом воспроизводиЙ мого сигнала Япс и- соответствующего ему эталонного сигнала Q4, формируемого третьим таймером 3. Интервал заполняется импульсами с час. тотой КО, числом g nf где: g nf

f а 1/. Укаэанные ймпульсы заполнения снимаются с одного из выходов частотного детектора и подаются соответственно на вход блока 8 (или на вход блока 9), на счетный вход счетчика 11. Установка в "О" реверсивного счетчика 11 производится в момент подачи сигнала Я =

1 коротким импульсом 6к = О с третьего выхода таймера 2. Если число д nf, записываемое в счетчик 11, случайно превысит предполагаемую

1максимальную величину д пЕ„,р„, то во избежание переполнения советчика

11, блок 8 (или 9), пропускающий в данный момент счетные импульсы на вход счетчика 11, запирается сигналом с выхода дешифратора 7, что предотвращает случайные сбои устройства.

При записи .числа gnf в реверсивный счетчик 11 счетные импульсы подаются на вход младшего разряда, тогда как выходы старших разрядов, начиная с Х +1-го подключены к входам (N< +1)-разрядного регистра сдвига 12. При этом указанные входы отключены (то есть информационные сигналы, поданные на эти входы, не записываются в разряды регистра 12) потенциалом Qta = О, подаваемым с четвертого выхода второго таймера 2 на 7-вход разрешения параллельной записи информации регист., ра 12 ° В момент окончания 2 -го

К шага (то есть в момент прихода зад-. него фронта сигнала 6,, принимающего значение Q =-О) второй таймер 2 формирует разрешающий сигнал

,Qg = 1 в виде короткого импульса, в течение которого происходит перезапись информации с выходов И +1 старших разрядов счетчика 11 в регистр 12 числа, равного an f >—

= Ь пт /2 ">. Это число, фактйчески с погрешностью не более +1, равно среднему за цикл числу импульсов заполнения интервала между (перед- ними) фронтами воспроизводимого сигнала Яд и сигнала Я эталонной части F> с инверсного выхода

К -го разряда счетчика третьего таймера.

В момент окончания короткого импульса Я 8 = 1 (то есть при С щ =

= О на V-входе регистра 12 одновременно с формированием заднего фройта короткого импульса Я @ начинается формирование короткого импульса .

Я1 = О, поступающего на четвертый вход третьего логического блока 10,; на одном выходе которого присутствуе1 сигнал Q = 1,а на других входахисходные уровни сигналов ..и и Q Z с выходов второго таймера 2. При этом импульсный сигнал Яю = О через

° третий логический блок 10 подается на обнуляющий вход реверсивного счетчика 11, который возвращается

s исходное состояние. Поэтому к мо-, менту начала 2 "2 + 1-го шага устройство возвращается в исходное состоя- ние, описанное ранее. Причем в регистре 12 будет записано среднее за 2 кт шагов число (д п1) импульсов заполнения разности периодов частоты Еп воспроизводимого входного сигнала Ч с и сигнала Я э эталонной частоты.

В момент начала каждого.иэ импульсов Q q (то есть, практически, в начале каждого шага) на импульсном выходе r < третьего таймера 3 появляется короткий импульс Q< = 0, который, поступая на синхронизирующий вход второго реверсивного счетчика 13, разрешает параллельную перезапись числа д nf@ хранящегося в регистре 12 на протяжении 2"« шагов текущего цикла, в счетчик 13.

Одновременно, короткий импульс Я„ =

= 0, поступая на четвертые входы счетчика 13, предотвращает списывание числа дпЕщ записанного в счетчике 13, импульсами частоты f0 подаваемыми на третьи входы счетчи ка 13.

Если Ь i 1„>0 то e cT Ò пс р 1 (F><«F>) и, следовательно, запись числа дп1 в первый реверсивный счетчик 11 про изводилась по суммирующему входу, то на выходе старшего разряда счетчика 11 сохранится уровень-признак прямого счета (суммирования), Этот же уровень = О будет записан в старшем разряде регистра 12.и соот- ветственно счетчика 13, на старшем разряде которого будет о= О. В

999022 этом случае после окончания короткого импульса Я» = О, то есть при

1 на четвертых входах второго реверсивного счетчика 13, сигнал опорной частоты fa, подаваемый на третьи входы счетчика 13, проходит на вход счетчика 13. Следовательно, начиная с момента окончания короткого импульса » сигналы Qg и Я2 г совпадают по уровню (Qg = @go= О) на время списывания в счетчике 13 числа 4 nf>, равное Ь ь f Q(nт j (с точностью до указанной выше ошибки дискретнос-, ти) . В момент перехода положительного (в данном случае) числа, записан г»ого в счетчике 13, через "О" уровень сигнала на выходе старшего раз. ряда счетчика 13, то есть уровень

%go, изменится (с "О" на "1"), что приведет к запиранию вычитающего входа счетчика 13 и счет импульсов на данном шаге прекратится.

Вместе с тем, так как в течение времени waif было Я6 = QZO = О, а

-л QI = О то, согласно таблице истинности формирователя 15 импульсов частота fp сигнала на входе счетчика 44 блока 15 при номинальной велйчине 1 p = fo/2, в начале каждого шага данного цикла (то есть, при i т i„> О) в течение времени a c f будет равна fo. Это значит, что количество импульсов, подаваемых на вход выходного счетчика 44 формирователя 15, возрастает и период Тш частоты F< na выходе этого счетчилг ка уменьшается на величину Йif g, В результате, увеличится скорость врацения ЩД, То есть скорость протяжки и соответственно частота воспроизводимого пилот-сигнала Fno, спериод которой Т> уменьшится на величину Ь", то есть сравняется с периодом Тз эталонной частоты РЗ .

Если жегif p, то есть Т (Тэ (Е„с ) Гд) и, следовательно, запись числа g nfl 0 в счетчик 11 производилась по вычитающему входу, то на выходе старшего разряда этого счетчика сохраняется уровень-признак обратного счета, например "1" ° Этот же уровень (Q6 = 1) будет записан в старшем разряде регистра 12 и соответственно счетчика 13, на выходе старшего разряда которого 20=1, В этом случае после окончания ко-. роткого импульса „ = О, то есть при Q» = 1 и сигнале Я о = 1 на четвертых входах счетчика 13, сигнал

Q4О опорной частоты Ео, подаваемый на третьи входы счетчика 13, проходит на суммирующий вход счетчика

13. Следовательно, начиная с момента окончания короткого импульса Я» сигналы 6 и Я рсовпадают по уров((jg = QZp = 1) на время ния в счетчике 13 числа 1ш равное

fp < f = f -,,уф (с точностью до указанной выше ошибки дискретности).

В момент перехода отрицательного числа, записанного в счетчике 13, через "О" уровень сигнала на выходе старшего разряда счетчика 13 — Qyo, изменится (в данном случае — с 1 на О), что приведет к запиранию суммирукщего входа счетчика 13. Поскольку вычитающий вход остается за пертым сигналом Qg = 1 (в течение

1+2" шагов цикла), то счет импульсов на данном шаге прекращается.

Вместе с тем, поскольку в течение времени rifi„gy = Gyp-- 1, а О» = О то, согласно таблице истинности для формирования выходных импульсов формирователя 15 частота fp сигнала на входе счетчика 44 формирователя 15 э начале каждого шага в течение вре

;Щ мениск f> будет равна: fp = О. Это значит, что количество импульсов, подаваемых на вход указанного счетчика 44, уменьшится и период Тш частоты F на выходе счетчика 44 (то

25 есть частоты выходного сигнала Яр Д возрастет на величину 5TfW . В результате уменьшится скорость вращения ротора ЦЦ, то есть скорость протяжки и, соответственно, частота вос о производимого пилот-сигнала Fq», период которой уменьшится на величину ь 1ц и сравняется с периодом эталонной частоты F .

4О

5Î

$3)

6»

Таким образом, в предлагаемом устройстве: замер отклонений фазы 6 g и частоты Ь Ея сигнала датчика (в данном случае пилот-сигнала Qq воспроизводимого с магнитного носителя) рт эталонных и соответствующая коррекция регулирования скорости вращения ведущего шагового двигателя производится нР непрерывно, а циклически, в конце каждого из циклов, длительность которых Т < постоянна и заведомо больше времени практически полного затухания колебаний ротора ЩД, возникающих при внесении коррекции в начале цикла, измеренные значения Щ и усредненной за время Т = (2 N< + 1) ° Т величины Ь ГП фиксируются каждое в своем запомийающем устройстве, причем коррекция частоты пилот-сигнала в следующем цикле прочвводится путем изменения длительности каждого из этого цикла Т на величину, соответствующую измеренному значению

Я f z, а коррекция фазы (если ф»p превышает некоторое допу»тимое значение) путем изменения Т< на постоянную малую величину Ь, вводимую до тсх пор, пока возникающий за счет нее фазовый сдвиг не скомпенсирует измеренную величину. При этом величина ь выбирается достаточно ма13

14

999022

Формула изобретения

50 лой, порядка 1% от Т, чтобы введение ее (то есть коррекция фазы) не приводило к существенному увеличению амплитуды и времени затухания колебаний ротора ЦД и к связанной с этим необходимости увеличения длительности цикла Т>. Зона нечувствительности Т „ должна превышать флюктуации фазового сдвига, возникающие иэ"эа присущей ЩД неточности отработки шага (в общем случае — до

10-20%), которая при отсутствии внешних возмущений, в частности, изменений рабочей частоты, составляет .0,006 Tû °

Применение предлагаемого устройст-15 ва позволяет повысить точность и расширить область устойчивой ста.— билизации с 1 до 10-15Ъ, что заведомо перекрывает область возможных отклонений дискриминируемой часто- Я ты от номинала.

Это Обуславливает получение определенного технико-экономического эффекта от его внедрения в системы стабилизации скорости протяжки 25 магнитного носителя.

Устройство для управления ведущим шаговым двигателем, содержащее первый и второй реверсивные счетчики, формирователь импульсов и частотный дискриминатор, о т л и ч а ющ е е с я тем, что, с целью повышения точности устройства, в него ,введены первый, второй и третий таймеры, фазовый дискриминатор, первый и второй RS-триггеры, дешифра тор, регистр сдвига, первый, вто- 4О рой и третий логические блоки, причем первые выходы дешифратора, . частотного дискриминатора, первый и второй выходы фазового дискриминатора через первый логический блок 45 подключены к суммирующему входу первого реверсивного счетчика, второй выход дешифратора, выход вто. рого RS-триггера, первые выходы первого и второго таймеров, второй выход частотного дискриминатора и первый вход устройства через второй логический блок подключены к вычитающему входу первого реверсивного счетчика, а первый, второй и 55 третий выходы второго таймера, обнуляющий вход устройства и .выход второго RS-триггера через третий логический блок .подключены к обнуляющему входу первого реверсивного 60 счетчика, разрядные выходы которого соединены с соответствующими входа,ми дешифратора, с первым R-входом второго RS-триггера и через регистр сдвига — с информационными входами второго реверсивного счетчика, первые суммирующий и вычитающий входы которого подключены к старшему разряду регистра сдвига, вторые суммирующий и вычитающий входы - к выходу второго реверсивного счетчика, третьи суммирующий и вычитающий входы — к первому входу устрой ства, четвертые суммирующий и внчитающий входы, а также синхрониэирующий вход — к первому выходу третьего таймера, а обнуляющий вход— к обнуляющему входу устройства, соединенному с первым входом первого таймера, с первым и вторым входами второго таймера и с первым управляющим входом регистра сдвига, второй управляющий вход которого . подключен к четвертому выходу второго таймера, пятый, шестой и седьмой выходы которого соединены соответственно с первым входом фазового дискриминатора, с первым и вторым входами частотного дискриминатора, а первый инверсный выход — с . первым входом третьего таймера, второй выход которого подключен к треть-. ему входу частотного дискриминатора, а второй вход — к четвертому входу частотного дискриминатора, к второму входу фазового дискриминатора и к первому входу устройства, первый, второй, третий, четвертый, пятый, шестой и седьмой входы формирователя импульсов подключены соответственно к выходу второго реверсивного счетчика, к выходу первого

RS-триггера, к выходу второго RS-три . гера, к первому входу первого тайме ра, к старшему разряду регистра сдвига, к первому входу устройства и к второму выходу первого таймера, третий выход которого соединен с третьим входом фазового дискриминатора, четвертый вход которого соединен с первым выходом второго таймера и с вторым R-входом второго

RS-триггера, а первый и второй выходы соответственно e S-входом и

R-входом первого RS-триггера, третий выход дешифратора подключен к S-входу второго RS-триггера,а второй вход первого таймера и третий вход второго таймера. - соответственно к первому и второму входам устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 649032, кл. G 11 В 27/32, 1976.

2. Патент ФРГ М 2342224, кл. Н 02 Р 5/00, опублик. 1976 (прототип).

999022

gpo

4г

4у

Ду

4у .Ау

rv ru ( CTg фЛ ++Ifl

il II2

1 ии нг4К !

Составитель А. Лащев

Редактор В. Иванова Техред А.Ац Корректор A. Дзятко

Заказ 1155/71 Тираж 872 . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5.

Филиал ППП "Патент", r. ужгород, ул. Проектная, 4