Устройство для умножения

Устройство для умножения

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свнд-ву (22) Заявлено 06. 07. 81 (21). 3313680/18-24 (5l)N. Кл.

6 Об Г 7/49 с присоеаинеиием заявки М.-.

@еудерстеекный квинтет

СССР ао делен изабретенкй н открытий (23) Приоритет

ОпУбликовано 23. 02. 83. Вюллетень JA .7 тЗ) (681.325 (088,8) Дата опубликования описания 23.02. 83 (?2) Авторы изобретения

В.А.Телековец и С.С.Чиж

/" (71) Заявитель

Таганрогский радиотехнический инсти им. В.Д.Калмыкова (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении специализированных вычислительных устройств.

Известно устройство для умножения, содержащее .регистры, сумматор, матрицу модулей и блок анализа Г! 1 °

Известно также устройство для умножения, содержащее регистры множимого и множителя,. сумматор, матрицу модулей сложения, блок анализа знака, блок элементов И и Гэлок элементов 2И-ИЛИ (? ).

Недостатком известных устройств является их невысокое быстродействие, которое связано с невозможностью получения результата старшими разрядами вперед.

Наиболее близким к предлагаемому является устройство, для умножения, содержащее регистр множителя, блок элементов И, блок анализа знаков, коммутатор, сумматор в избыточнои

2 двоичной системе счисления и регистр ,результата, причем выходы регистра множителя соединены соответственно с первой группой входов блока элементов И, выход блока анализа знаков соединен с управляющим входом коммутатора, выходы которого соответственно соединены с входами сумматора в избыточной двоичной системе счисления j3).

Недостатком устройства являются большие затраты оборудования, обу-. словленные наличием регистра множимого, двух регистров результата и многоИ входового. последовательного сумматора в избйточной системе счисления.

Цель изобретения - упрощение устройства.

Эта цель достигается тем, что в ур устройство для умножения, содержащее. регистр множителя, блок элементов И, блок анализа знаков, коммутатор, сумматор в избыточной двоичной системе счисления и регистр результата, при3 999 чем выходы регистра множителя соеди нены соответственно с первой группой входов блока элементов И,выход блока анализа знаков соединен с управляющим входом коммутатора, выходы кото-. рого соответственно соединены с входами сумматора в избыточной системе счисления, введен комбинационный сумматор, причем шина множимого сое,динена со -второй группой входов блока элементов И, выходы которого соответственно соединены с первой группой входов. комбинационного сум,матора, (2,...,п )-ые разряды второй группы входов комбинационного сумматора соответственно соединены с выходами (n-1)младших разрядов регистра результата, входы которого соответственно соединены с инфорчационными выходами комбинационного сумматора, выход переноса которого соединен с первым информационным . входом коммутатора, выход старшего разряда регистра результата соединен со вторым информационным входом коммутатора, а выходы сумматора в избыточной двоичной системе счис ления являются выходами устройства.

На чертеже приведена структурная схема устройства для умножения.

Устройство содержит шину 1 множителя, регистр 2 множимого, блок 3 элементов И, шину 4 множимого, комбинационный сумматор 5, входы 6 и 7 знаков множителя и множимого, соответственно, блок 8 анализа знаков, коммутатор 9, регистр 10 результата, сумматор 11 в избыточной двоичной системе счисления, выходы 12 и 13 результата, причем выходы регистра

2 множителя соединены соответственно с первой группой входов блока 3 эле-: ментов И, шина 4 множимого .соединена со второй группой входов блока 3 элементов И, выходы которого соответственно соединены с первой группой входов комбинационного сумматора 5, (2,...,п)-ные разрядывторой группы входов комбинационного сумматор 5 соответственно соединены с выходами . (и-1) младших разрядов регистра 10 результата, входы которого соответственно соединены с информационными выходами комбинационного сумматора 5 выход переноса которого соединен с первым информационным входом коммутатора 9, выход старшего разряда регистра 10 результата соединен со вторым информационным входом комму043

4О

56

55 татора 9, управляющий вход которого соединен с выходом блока 8 анализа знаков, а выходы соответственно соединены с входами сумматора 11 в избыточной двоичной системе счисления, выходы 12 и 13 которого являются выходами устройства.

Устройство для умножения работает следующим образом.

В начале цикла умножения регистр

10 результата устанавливается в нулевое состояние, а в регистр 2 множителя с шины 1 множителя заносится. значение множителя параллельным двоичным кодом. С входов 6 и 7 в блок

8 анализа знака подаются значения знаков множителя и множимого. Значе. ние произведения знаков множимого и множителя с выхода блока 8 анализа знака подается на управляющий вход коммутатора 9. В каждом i-м (1=1,2, ...,N) такте работы устройства шину

4 множимого значение i-го разряда множимого, начиная со старшего разряда, подается на вторую группу входов блока 3 элементов И, который осуществляет перемножение 1-го разряда множимого на и разрядов множителя.

Результат i ãî òàêòà перемножения с выходов элементов И блока 3 элементов И подается на первую группу входов комбинационного сумматора 5, на вторую группу входов которого со второго по и-й разряды с выходов регистра

10 результата подаются значения (n-1) младших разрядов (i-1)-го частичного результата, полученного предыдущим (1-1)-м тактом работы. Значение и разрядов i-го частичного результата заносятся в регистр 10 результата с информационных выходов комбинационного сумматора 5. Значение (n+1)-ro разряда i-го частичного результата с выхода переноса комбинационного сумматора 5 и значение и-го разряда (i-1)- го частичного резульгата с выхода старшего и-го разряда регистра

10 результата через коммутатор 9 по-: даются на положительнйе или отрицательные входы сумматора 11 в избыточной двоичной системе счисления. С выходов сумматора 11 на выходы 12 и

13 устройства выдается результат перемножения последовательным кодом в избыточной двоичной системе счисления старшими разрядами вперед.

4исло тактов работы устройства определяется числом разрядов множимого и необходимой точности вычисления.

999043

Формула изобретения

ВНИИПИ Заказ 1l57/72 Тираж 704 Подписное филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Таким образом, за счет введения комбинационного и-разрядного сумматора достигается упрощение устройства, так как отсутствуют регистр множимого и многовходовой последовательный сумматор в избыточной двоичной системе счисления, упростится коммутатор и используется только один ре- гистр результата. о

Устройство для умножения, содержащее регистр множителя, блок элемен- 15 тов И, блок анализа знаков, коммутатор, сумматор в избыточной двоичной системе счисления и регистр резуль тата, причем выходы регистра множи- . теля соединены соответственно с пер- 20 вой группой входов блока элементов

И, выход блока анализа знаков соединен с управляющим входом коммутатора, выходы которого соответственно соединены с входами сумматора в избыточной двоичной системы счисления, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введен комбинационный сумматор, причем шина множимого соединена со второй группой входов. блока элементов И, выходы которого соот»ветственно соединены с первой группой входов комбинационного сумматора, (2,...,n)-ые разряды второй группы входов комбинационного сумматора соответственно соединены с выходами (n-1) младших разрядов регистра ре-зультата, входы которого соответственно соединены с информационными выходами комбинационного сумматора, выход переноса которого соединен с первым информационйым входом коммутатора, выход старшего разряда регистра результата соединен со вторым информационным входом коммутатора, а выходы сумматора в избыточной двоичной системе счисления являются выходами устройства.

Источники информации, .принятые во внимание при экспертизе

1. Авторское. свидетельство СССР

< 55l643, кл. 0.06 F 7/52, 1975.

2. Авторское свидетельство CCCP

t 550637, кл. 6 06 F 7/52, l975.

3. Авторское свидетельство СССР

Р 860062, кл. Q 06 F 7/49 1980 (пРо тотип).