Усилитель-формирователь для оперативного запоминающего устройства на кмдп транзисторах

Усилитель-формирователь для оперативного запоминающего устройства на кмдп транзисторах

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6! ) Дополнительное к авт. саид-ву(22)Заявлено 06.07.81 (21) 3313684/18-24 с присоединением заявки М,(23 } Приоритет

Опубликовано 23. 02. 03. Бюллетень И 7 (5t)M. Кл.

G 11 С 7/00

Гееударстееиеьй комитет

СССР яо делан езоеретекке и етерытий (53) УДК 681 .327.6 (088.8) Дата опубликования описания 25. 02. 83 (3Q) Авторы изобретения

В.В. Баранов и Э.П. Савостьянов (71) Заявитель (54) УСИЛИТЕЛЬ-ФОРМИРОВАТЕЛЬ ДЛЯ ОПЕРАТИВНОГО

ЗАПОМИНАЮЦЕГО УСТРОЙСТВА

HA КМДП-ТРАНЗИСТОРАХ

Изобретение относится к вычислительной технике и может быть использовано при построении микромощных интегральных запоминающих устройств на КМДП-транзисторах.

Известен усилитель-формирователь

S на КМДП-транзисторах, содержащий триггер на двух КМДП-инверторах с перекрестными связями, подключенный к шине питания через ключевой транзистор, управляемый по затвору сигна" лом синхронизации..К выходам триггера подключены транзисторы подзаряда;-.управляемые сигналом синхронизации. Выходы триггера соответственно связаны с входами двух выходных

КМДП-инверторов, выходы которых свя" заны с выходами усилителя-формирователя. В каждом из выходных инверторов к затворам последовательно под- zo ключены транзистор обратной связи и информационный транзистор, исток которого связан с шиной питания. 3a" творы транзисторов. обратной связи подключены к соответствующим выходам усилителя-формирователя . Один из затворов информационного транзистора является входом усилителя-формирователя, а к затвору другого информационного транзистора подключается опорное напряжение Pl j.

Недостатком этого усилителя-формирователя является большое числоэлементов и следовательно, низкая его надежность.

Наиболее близким по технической сущности к изобретению является усилитель-формирователь для ОЗУ на

КМДП-транзисторах, содержащий два транзистора Р -типа и два транзисто ра И -типа, соединенных по схеме триггера, в котором стоки первых транзисторов Р- и И-типа объединены и подключены. к инверсному выходу усилителя-формирователя и к затворам вторых транзисторов р- и Vt-типа.

Стоки вторых транзисторов р и И-типа объединены и подключены к прямому

9104.исток которого соединен со стоком

15 ключевого транзистора, затвор — с

40 фф

3 99 выходу усилителя-формирователя и к затворам первых транзисторов р и

Ь-типа, истоки транзисторов р -типа триггера подключены к шине питания, ключевой транзистор и-типа, сток которого подключен к истокам транзисторов И-типа триггера, исток соединен с шиной нулевого потенциала, а затвор - с управляющей шиной, два транзистора подзаряда Р -типа, истоки которых подключены к шине питания, сток первого транзистора подзаряда соединен:с инверсным выходом усилителя-формирователя, а сток второго транзистора подзаряда соединен с прямым выходом усилителя-формирователя,, затворы транзисторов подзаряда объединены и связаны с управляющей шиной.

Информационный вход усилителя-формирователя подключен к затвору информа- 2 ционного транзистора 1}-типа, исток которого подключен к стоку ключевого транзистора, а сток соединен с истоком транзистора и-типа обратной связи, сток которого подключен к инверсному выходу, а затвор — к прямому выходу усилителя-формирователя.

Этот усилитель-формирователь отличается простотой схемы и исполь3 зуется в случаях, когда .не требуются повышенные стабильность и чувствительность переключательной характеристики схемы (2 ).

Недостатком известного усилителяформирователя является низкая его стабильность и чувствительность.

Целью изобретения является повышение надежности усилителя-формиро" вателя.

Поставленная цель достигается тем, что усилитель".формирователь для оперативного запоминающего устройства на KNQll-транзисторах, содержащий первый и второй транзисторы Р -проводимости, третий и четвертый транзисторы 11-проводимости, при этом стоки первого и третьего транзисторов подключены к первому выходу усилителяформирователя и к затворам второго и четвертого транзисторов, стоки которых подключены к второму выходу усилителя-формирователя и к затворам первого и третьего транзисторов, истоки первого и второго транзисторов подключены к шине питания, истоки третьего и четвертого транзисторов подключены к стоку ключевого трано зистора }}-проводимости, исток кото4 рого соединен с шиной нулевого потенциала, а затвор — с шиной управления, первый и второй транзисторы подзаряда

Р-проводимости, истоки которых подключены к шине питания, сток первого транзистора подзаряда соединен с первым выходом усилителя-формирователя, а сток второго транзистора подзаряда соединен со вторым выходом усилителя-формирователя, затворы первого и второго транзисторов подзаряда подключены к шине управления, информационный транзистор}1.-проводимости, информационным входом усилителя-формирователя, а сток — с истоком первого транзистора обратной связи и -проводимости, сток и затвор которого соответственно подключены к первому и второму выходам усилителя-формирователя, также содержит опорный транзистор}} -проводимости и второй транзистор обратной связи и -проводимости, исток которого соединен со стоком опорного транзистора, сток и затвор соответственно со вторым и первым выходами усилителя-формирователя, затвор опорного транзистора подключен к опорному входу усилителя-формирователя, а исток — к стоку ключевого транзистора.

На чертеже представлен усилительформирователь.

Устройство содержит первый и второй транзисторы 1 и 2 р-проводимости, третий и четвертый 3 и 4 транзисторы

1}-проводимости, первый выход 5, второй выход 6, шину 7 питания, ключевой транзистор 8 }}-проводимости, шину 9 нулевого потенциала, шину 10 управления, первый и второй транзисторы подзаряда р-проводимости соответственно 11 и 12, информационный вход 1), информационный транзистор

14 }}-проводимости, первый и второй транзисторы обратной связи } }-проводимости соответственно 15 и 16, опорный транзистор 17 т}-проводимости, опорный вход 18.

Усилитель-формирователь работает следующим образом.

8 исходном состоянии (режим хранения в ЗУ) потенциал на шине 10 управления соответствует логическому

"0". На опорный вход 18 подано опорное напряжение, соответствующее требуемой зоне .переключения усилителя

999104 6 гический "0"> а на втором выходе 6 логическая "1" (транзисторы 1, 4 закрыты, а транзисторы 2, 3 открыты).

По цепи обратной связи второй тран",. и зистор 1á обратной связи закроется, а первый транзистор 15 обратной свя-. зи останется открытым, Схема сохранит (запомнит) установившееся состояние при любых изменениях информации на

16 входе, так как состояние информацион-. ного.транзистора 14 не может повлиять на уровень логического "0" на первом выходе 5, соединенном с открытым третьим транзистором 3;

При подаче на информационный вход .

13 логического ."0 - информационный транзистор 14 закроется (или подзакроется в случае подачи на вход 13 уровня логического "0", величина ко20 торого близка к порогу переключения усилителя), В этом случае ток, протекающий через второй .транзистор 16. обратной связи. и опорный транзистор

17 (правое плечо усилит ля) будет больше и первый второй третий и четвертый 1, 2,. 3 и.4 транзисторы установятся в состояние, когда на втором выходе б будет логический "0", а на первом выходе 5 логическая "1"

30 (транзисторы 1, 4 открыты, а трайзис" торы 2, 3 закрыты), Первыи трФзис" тор t5 обратной связи закг ется а второй транзистор 1б, аратной связи останется открыщм. При закрытом ïåð;з вом транзисторе 15 обратной связи изменение логического состояния на информационном входе 13 не может изменить установившийся уровень логической "1 . на первом выходе 5, .сое;

4в дйненном-с открытым первым транзисм ! тором.

5 по входному напряжению. Ключевой транзистор 8 закрыт, а открытые первый и второй транзисторы 11 и 12 под заряда„устанавливают йа первом и втором выходах 5 и б уровни логической "1". При этом первый и второй транзисторы 1 и 2 закрываются, а тре тий и четвертый трайзисторы 3 и .4 открываются. Первый и второй транзисторы 15 и 16 обратной связи от" крыты. Опорным напряжением на опор" ном входе 18 опорный транзистор 17 приоткрыт и находится в определенной точке вольт-амперных характеристик, В зависимости от логического уровня на информационном входе 13 информационный транзистор 14 может быть:либо открыт, либо закрыт. В любом случае состояние информационного транзистора !4 не влияет на состояние

Ау1 усилителя-формирователя, поскольку ключевой транзистор 8 закрыт. В режиме хранения на информационном.входе 13 должна быть установлена ин-Формация, подлежащая обработке уси-. лителем. В режиме приема и запоминания входной информации (режим обра" щения в ЗУ) на шине 10 управления

I устанавливается уровень логической

"1". Транзисторы 11 и 12 подзаряда закрываются, а .ключевой транзистор 8 открывается.

Предположим, что на информационный вход 13 подана логическая I,, Паразитные емкости в узлах схемы,.свя занных с первым 5-и вторым 6 выход,-."л ми, начинают разряжаться через откр" тые транзисторы 3 и 4; ключевой транзистор 8, информационный транзистор

14, первый и второ" транзисторы 15 и l6 обратной связи .опорный транзистор 17. Так как величина опорного напряжения лежит в зоне между уровнями логического "0" и логической "1" то

43 информационный транзистор 14 будет открыт больше опорного транзистора17, следовательно ток, протекающий через информационный транзистор 14 . и первый транзистор 15 обратной связи будет больше тока, протекающего через второй транзистор !6 обратной связи и опорный транзистор 17, В ре" зультате разряд паразитной емкости связанной с первым выходом 5 произойдет быстрее и соответственно пер-. вый, второй,,третий и четвертый. транзисторы 1, 2, 3, 4 установятся в со-. стояние, когда на выходе 5 будет лоТаким образом, усилитель-Формирователь запоминает поданную на вход информацию. При этом входная информация подается на схему до перехода к режиму обращения и удерживается в этом режиме на время, достаточное для срабатывания схемы, пбсле чего информация на входе усилителя может изменяться.

Высокие стабильность и чувствительность усилителя-формирователя определяются наличием стабильного опорного напряжения и симметричностью плеч усилителя во всем диапазоне дестабилизирующих факторов, гарантиру" емой технологическим процессом из" готовления интегральной микросхемы ЗУ.

999104

Стыковка усилителя-формирователя по входу с ТТЛ-схемами обеспечивается соответствующим выбором величины опорного напряжения и пороговых напряжений МДП-транзисторов.

Предлагаемый усилитель-формирователь обладает более высокой стабильностью и чувствительностью, чем известный и может быть применен в вы- сококачественных интегральных ЗУ на 1е

КМДП-транзисторах в качестве элемента регистра и в качестве схемы приема и запоминания сигналов входной информации и "запись-считывание".

Использование усилителя-формирова- 1s теля в интегральной микросхеме ЗУ повысит надежность блока ЗУ и вычислительной системы в целом, гтоскольку снизится чувствительность микросхемы ЗУ к сбоям временной диаграм- 20 мы в части. сигналов адреса, входной информации, "запись-считывание", ПомиМо этого на 5-103 сократится число интегральных схем обращения в бло-. ке ЗУ, так как исключаются макросхе- ю мы согласования уровней и регистр адреса, Соответственно снизится стоимость и увеличится надежность блока ЗУ. етения

Усил ватель для оперативного запоминающегоуустройства

35 на КМДП-транзисторах, содержЗщмц первый и второй транзисторы р-проводимости, третий и четвертый транзисторы,Ю -проводимости, при этом стоки первого и третьего транзисторов 4О подключены к первому выходу усилите ля-формирователя и к затворам второго и четвертого транзисторов, стоки которых подключены к второму выходу усилителя-формирователя и к затворам первого и третьего транзисторов, истоки первого и второго транзисторов подключены к шине питания, истоки третьего и четвертого транзисторов подключены к стоку ключевого транзистора И -проводимости, исток которого соединен с шиной нулевого потенциала, а затвор - с шиной управления, первый и второй транзисторы подзаряда р-проводимости, истоки которых подключены к шине питания, сток первого транзистора подзаряда соединен с первым выходом усилителя-формирователя, а сток второго транзистора подзаряда соединен со вторым выходом усилителяформирователя, затворы первого и второго транзисторов подзаряда подключены к шине управления, информационный транзистор р -проводимости, исток которого соединен со стоком ключевого транзистора, затвор — с информационным входом усилителя-формирователя, а сток - с истоком первого транзистора обратной связи и -проводимости, сток и затвор которого соответственно подключены к первому и второму выходам усилителя-формирователя, о т л и ч а ю шийся тем, что, с целью повышения надежности усилителяформирователя, он содержит опорный транзистор Н -проводимости и второй транзистор обратной связи И -проводимости, исток которого соединен со стоком опорного транзистора, сток и затвор — соответственно со вторым и первым выходами усилителя-формирователя, затвор опорного транзистора подключен к опорному входу усилите«ля-формирователя, а исток — к стоку клюцевс Го транзистора.

Источники информации, принятые во внимание при экспертизе

1. G, Ramachandran. Ы nglå-Supply

erasable РВОМ saves power with CNOS

process. - "Electronics", 1Р 14, 1978, рр. 106-111.

2. Авторское свидетельство СССР по заявке N 2950389/18-24, кл. G 11 С 7/00, 1980 (прототип).

9-991 04

Тираж 592 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035; Москва, 6-35, Раушская наб., д. 4/5

Заказ 1166/75

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель В. Вакар

Редактор Л. Филиппова: Техред К.Иыцьо Корректор И.Шулла