МОУТ Рандалл (US)
Изобретатель МОУТ Рандалл (US) является автором следующих патентов:

Контроллер памяти, который выполняет команды считывания и записи не в порядке простой очереди
Изобретение относится к схемам управления памятью динамических запоминающих устройств с произвольной выборкой в микропроцессорной вычислительной системе, которая может посылать команды записи и продолжать обработку данных, не ожидая завершения этих команд записи. Технический результат заключается в уменьшении времени доступа памяти для доступов цикла считывания и записи в системе памяти с...
2157562
Способ регенерации для динамических запоминающих устройств с произвольным доступом
Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру. Техническим результатом является увеличение времени для восстановления подаваемого напряжения до е...
2163035
Способ и устройство для увеличения эффективности процессора
Изобретение относится к устройству и способу оптимизации скорости быстродействия микропроцессора. Технический результат заключается в повышении производительности процессора. Оптимальную рабочую частоту для процессоров устанавливают на основе индивидуальных рабочих характеристик каждого процессора. Напряжение источника питания, прикладываемое к процессору, увеличивают до максимальной вели...
2176813
Схема уменьшения задержки при передаче буферизованных данных между двумя взаимно асинхронными шинами
Изобретение относится к компьютерным системам, а в частности к цифровым подсистемам, которые управляют передачей данных от одной синхронной шины данных к другой синхронной шине данных. Техническим результатом является повышение производительности компьютерной системы. Схема интерфейса между первой и второй шинами включает в себя конечный автомат интерфейса первой шины, который управляет п...
2176814
Устройство и способ тестирования стандартного функционального блока в интегральной схеме с использованием jtag
Изобретение относится к устройствам тестирования интегральных схем. Техническим результатом является уменьшение размера печатной платы и стоимости интегральной схемы. Для этого устройство содержит функциональный блок, заказную цифровую логическую схему, регистр данных, регистр команд, схемы выборки. Способ содержит следующие операции: избирательное отключение подачи одного из множества вы...
2198411