СМИЧКУС ЕВГЕНИЙ АДАМОВИЧ

  OQEOQ}Q;4 H A „ % ЙАЛ%МТ > Своз Советских Социалистических Республик ИЗОБРЕТЕН ИЯ (ll) 608151 К АВТОРСКОМУ СВИДФТВЛЬСТВУ (61) Дополнительное к авт. свид-ву(K) Заявлено 09.03.76(21) 2332190/24 с присоединением заявки Ж (И) Приоритет(51) М. Кл. G 06 Р 3/04 Государственный квинтет Совета Мнннотрав СССР ао денаи нзобретеннй N OTKPblTllN (43) Опубликовано 25.05,78Бюллетеиь 34 19...

  ОПИСАН ИЗОБРЕТЕН ИЯ ю 794631 Союз Советских Социалистических республик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт, свид-ву— (22) Заявлено 08.02.79 (21) 2722538/18-24 с присоединением заявки №вЂ” (23) Приоритет— (51) M. Кл.в G 06 F 3/04 Государственный комитет (43) Опубликовано 07.01.81. Бюллетень № 1 (53) УДК 681.327.11 (088.8) по делам изобретений и открытий (...

  ГЕНЕРАТОР ДВОИЧНЫХ ЧИСЕЛ, содержащий первый и второй регистры сдвига, первый сумматор, генератор импульсов, распределитель импульсов , первый и второй триггеры, . элемент задержки, элементы И, ИЛИ, НЕ, причем выход генератора импульсов соединен с входами синхронизации распределителя импульсов Iepвoгo и второго регистров сдвига, выход первого регистра сдвига соединен с первым вход...

  ПРЕОБРАЗОВАТЕЛЬ КОДА СИСТЕ , Ш ОСТАТОЧНЫХ КЛАССОВ В ПОЗИЦИОННЫЙ КОД, содержащий блок управления, первый сумматор, первый триггер, два элемента И, элемент Ш1И, причем прямой выход первого триггера соединен с управляющим входом сумматора , блок управления содержит генератор тактовых импульсов, триггер и элемент И, причем выход генератора тактовых импульсов соединен с первым входом...

  1. ГЕНЕРАТОР ДВОИЧНЫХ ЧИСЕЛ , содержащий генератор импульсов, распределитель импульсов, два регистра сдвига, сумматор, вычитатель, первый блок сравнения, два коммутатора, три триггера, два элемента ИЛИ, семь элементов И и первый элемент задержки, причем выход генератора импульсов подключен к объединенным входам синхронизации распределителя импульсов, первого, второго регистров сд...

  Изобретение относится к вычислительной технике и может быть использовано в цифровых преобразователях вычислительных систем. Цель изобретения - повьпиение быстродействия. Преобразователь содержи три регистра сдвига, блок умножения, сумматорвычитатель, сумматор, формирователь дополнительного кода, переключатель основания, переключатель диапазона, коммутатор, два триггера, четыре эл...

  Изобретение относится к вычислительной технике и предназначено для преобразования кода из системы остаточных классов в позиционный код. Цель изобретения состоит в сокращении аппаратурных затрат. Поставленная цель достигается тем, что преобразователь кода системы остаточных классов в позиционный код, содержащий четыре регистра 1-4 сдвига, вычитатель 7, сумматор-вычитатель 5, три с...

  Изобретение относится к автоматике и вычислительной технике. Цель изобретения - упрощение устройства. Устройство содержит вычитатели 1,2, преобразователи кода 3,4, сумматор 5, блоки сравнения 6-8, блок формирования константы (БФК) 9, шифратор 10, элементы ИЛИ-НЕ 11,12, входы 13 - 16 чисел А и В, тактовый вход 17, выходы 18 - 20. Основания Р, и Р2 СОК выбираются из ряда , , где ,2...

  Изобретение относится к вычислительной технике и предназначено для преобразования кода из системы остаточных классов в позиционный код. Цель изобретения состоит в упрощении преобразователя. Преобразователь кода системы остаточных классов в позиционный код содержит четыре регистра 1-4 сдвига, два вычитателя 8 и 9, три сумматора 5-7, переключатель Ю основания системы остаточных кла...

  Изобретение относится к области вычислительной техники и предназначено для преобразования кода системы остаточных классов в позиционный код. Целью изобретения является повышение быстродействия . Преобразователь содержит выходной регистр 10, сдвигатель 11, сумматоры 1,2,3, вычитатели 4 и 5, группу мультиплексоров 12, группу элементов И 13, элемент И 6, элемент ИЛИ 14, элемент ИСКЛ...