Устройство для управления вводом- выводом

Устройство для управления вводом- выводом

Иллюстрации

Показать все

Реферат

 

ОПИСАН

ИЗОБРЕТЕН ИЯ ю 794631

Союз Советских

Социалистических республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт, свид-ву— (22) Заявлено 08.02.79 (21) 2722538/18-24 с присоединением заявки №вЂ” (23) Приоритет— (51) M. Кл.в

G 06 F 3/04

Государственный комитет (43) Опубликовано 07.01.81. Бюллетень № 1 (53) УДК 681.327.11 (088.8) по делам изобретений и открытий (45) Дата опубликования описания 07.01.81

В. А. Иванов, В. Ф. Бойков, В. В. Иванов, В. С. Корешников и Е. А. Смичкус (72) Авторы изобретения

Ордена Ленина институт кибернетики

АН Украинской ССР (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ

ВВОДОМ вЂ” ВЫВОДОМ

Изобретение относится к вычислительной технике и может быть использовано для построения систем ввода-вывода в

ЦВМ.

Известно устройство для управления вводом-выводом 11), содержащее логические элементы, регистры, дешифратор выборки, шину готовности и шину выборки, в котором номера периферийных устройств (ПУ) однозначно определяются выходами дешифратора выборки в каждом ПУ. Недостатком устройства является отсутствие возможности физического изменения номеров ПУ программным способом и необходимость применения дешифраторов на каждое ПУ.

Наиболее близким по технической сущности к изобретению является расширитель ввода-вывода, содержащий блок сопряжения, блок управления, блоки инверторов, первый коммутатор, дешифратор, регистр масок, первый регистр (готовности), блок контроля сигналов готовности и формирователь кода выборки. Первый вход блока сопряжения соединен с процессором, а выход и второй вход через первый и второй блоки инверторов соединены соответственно с выходными и входными информационными шинами ПУ. Первый вход блока управления соединен с процессором, выходы

2 с третьим, четвертым и пятым блоками нпверторов, а второй и третий его входы —с формирователем кода выборки и блоком контроля сигналов готовности, соответственно. Выход третьего блока инйерторов соединен со входом первого коммутатора и первым входом дешифратора, второй вход которого соединен с выходом первого коммутатора, а выход — со вторым входом блока контроля сигналов готовности и вторым входом регистра масок. Выходы чст. вертого блока инверторов соединены с первой шиной управления периферийных устройств, первыми входами блока контроля

15 сигналов готовности, первого регистра и регистра масок. Выход регистра масок соединен с первым входом формирователя кода выборки. Второй вход первого регистр» соединен с шиной готовности ПУ, а выход

@д пятого блока инверторов — со второ" шиной управления ПУ 12).

В этом устройстве номера ПУ определяются позициями физического подключепи»

ПУ к линиям шины выборки и шины готог,25 ности.

Недостатком устройства является отсутствие возможности физического изменения номеров программным способом. Это приводит к необходимости использования не3О скольких идентичных программ ввода-вы794631

3 вода с измененной адресной частью команд ввода-вывода, например, для управления несколькими идентичными ПУ, имеющими различные номера, или к программной перестройке исходной программы ввода-вывода за счет модификации адресной части всех команд ввода-вывода. В результате увеличиваются объем оперативной памяти и временные издержки при программировании ввода-вывода.

Целью изобретения является расширение области применения устройства путем физического изменения нумерации ПУ.

С этой целью в предложенное устройство введены второй регистр (настройки), инвертор, второй и третий коммутаторы и шина записи. При этом первый вход второго коммутатора соединен с шиной выборки ПУ. Вторые входы второго и третьего коммутаторов соединены с выходом первого регистра, первый вход которого соединен с выходом первого блока инверторов, а второй — с выходом инвертора, вход которого соединен с управляющей шиной процессора. Выход первого регистра соединен с первым входом третьего коммутатора, выход которого соединен с третьим входом блока контроля сигналов готовности и вторым входом формирователя кода выборки.

На чертеже показана структурная схема предлагаемого устройства.

Устройство содержит блок 1 сопряжения, блок 2 управления, блоки инверторов

3 — 7, первый коммутатор 8, дешифратор 9, регистр 10 масок, первый регистр 11, блок

12 контроля сигналов готовности, формирователь 13 кода выборки, второй коммутатор 14, третий коммутатор 15, второй регистр 16, инвертор 17, шины 18 связи с процессором, выходную 19 и входную 20 информационные шины, шину выборки 21, шины управления 22, 23, шину готовности

24 и шину записи 25.

Устройство для управления вводом-выводом работает следующим образом.

В режиме передачи информации из процессора в ПУ данные передаются через блок 1 сопряжения, блок инверторов 3 и выходную информационную шину 19. В обратном направлении данные передаются через входную информационную шину 20, блок инверторов 7 и блок 1 сопряжения.

Совместно с информацией через блок 2 управления и блок инверторов 4 на первый коммутатор 8 и дешифратор 9 поступает код номера ПУ. Код номера дешифрируется, и на одном из выходов дешифратора 9 вырабатывается сигнал выборки, который через второй коммутатор 14 и шину 21 выборки поступает в соответствующее ПУ.

Сигналы управления обменом через блок 2 управления, блоки инверторов 5, G по управляющим шинам 22, 23 поступают в выбранное ПУ.

Сигналы готовности от каждого ПУ по4 ступают по шине 24 готовности и запоминаются в регистре 11. При этом каждому

i-му сигналу выборки в шине 21 выборки соответствует i-й сигнал готовности на шине 24 готовности. Приоритет ПУ определяется позицией сигнала выборки на выходе дешифратора 9 и сооз ветствующей этому сигналу позицией сигнала готовности на выходе регистра 11. Таким образом, позиция сигнала готовности в регистре 11 всег. да связана с номером ПУ, поэтому при изменении позиции сигнала выборки на выходе дешифратора 9 должна изменяться соответственно и позиция сигнала готовности на входе блока 13 формирователя кода выборки. В противном случае код вызова программы по инициативе выбранного ПУ через систему прерывания не будет соответствовать номеру ПУ. Второй коммутатор

14 выполняет изменение позиции j-го сигнала выборки, формируемого на выходе дешифратора 9 в соответствии с кодом, записанным в регистре 16, и через шину 21 выполняет выборку -ro ПУ. В соответствии с .этим же кодом, регистра 16 третий коммутатор 15 выполняет изменение позиции

i-го сигнала готовности в j-й сигнал готовности. Запись кода настройки управляется процессором через инвертор 17 по шине 25 яц записи.

Запрещение и разрешение сигналов готовности выполняется регистром 10 масок в блоке 13 формирователя кода выборки.

Установка и сброс j-го разряда регистра 10 масок выполняется процессором через блок

2 управления и блок инверторов 5 при наличии на выходе дешифратора 9 j-го сигнала выборки. Одновременная установка или сброс всех разрядов регистра 10 масок

4 выполняется без сигналов выборки по специальным командам от процессора. При маскировании всех сигналов готовности прерывание процессора запрещается. Опрос состояния 1-ro сигнала готовности, посту4 пающего в блок 12 контроля сигналов готовности с выхода третьего коммутатора

15, может выполняться программно сигналами управления от процессора через блок

2 управления и блок инверторов 5 при наличии j-го сигнала выборки на выходе дешиф р а тор а 9.

Коммутаторы 14 и 15 в предлагаемом устройстве выполняют функции перекоммутации и входных в п выходных сигналов в соответствии с кодом, хранящимся в регистре 16, и могут быть реализованы известными способами (см. «Косвенная бинарная и-мерная матрица микропроцессоров».

«Экспресс-информация», серия «Вычисливп тельная техника, 1978, К 8, с.с. 14 — 24).

Введение новых элементов и связей позволяет реализовать возможность физического изменения нумерации ПУ программным способом. Такое решение исключает необходимость программной модификации

794631

10

20 вода.

5 адресной части команд ввода-вывода в программах управления ПУ или необходимость использования нескольких однотипных программ с измененной адресной частью команд ввода-вывода, что ведет к сокращению объема памяти и к упрощению программирования ввода-вывода. Объем сэкономленной памяти W определяется по формуле где n — общее число подключенных ПУ;

, — длина программы ввода-вывода для ю-го ПУ;

k, — число ПУ i-го типа;

L — длина программы модификации адресной части команд ввода-выФормула изобретения

Устройство для управления вводом-выводом, содержащее блок сопряжения, блок управления, блоки инверторов, первый коммутатор, дешифратор, регистр масок, первый регистр, блок контроля сигналов готовности, формирователь кода выборки, причем первый вход блока сопряжения является первым входом устройства, а выход и второй вход блока сопряжения через первый и второй блоки инверторов соединены соответственно с выходной и входной информационными шинами, первый вход блока управления является вторым входом устройства, выходы блока упрвления соединены с третьим, четвертым и пятым блоками инверторов, а второй и третий его входы соединены с формирователем кода выборки и блоком контроля сигналов готовности соответственно, выходы третьего блока инверторов соединены с входом первого коммутатора и первым входом дешиф6 ратора, второй вход которого соединен с выходом первого коммутатора, а вход соединен с вторым входом блока контроля сигналов готовности и вторым входом регистра масок, выходы четвертого блока инверторов соединены с первой шиной управления, первыми входами блока контроля сигналов готовности, первого регистра и регистра масок, выход которого соединен с первым входом формирователя кода выборки, второй вход первого регистра соединен с шиной готовности, а выход пятого блока инверторов соединен с второй шиной управления, отличающееся тем, что, с целью расширения области применения путем физического изменения нумерации периферийных устройств, в него введены второй и третий коммутаторы и последовательно соединенные инвертор и второй регистр, причем вход инвертора является третьим входом устройства, второй вход второго регистра соединен с выходом первого блока инверторов, а выход второго регистра соединен с первыми входами второго и третьего коммутаторов, второй вход второго коммутатора соединен с выходом дешифратора, а выход второго коммутатора является выходом устройства, второй вход третьего коммутатора соединен с первым регистром, а выход — с третьим входом блока контроля сигналов готовности и вторым входом формирователя кода выборки.

35 Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 453685, кл. G 06 F 3/04, 1972.

2. «Расширитель ввода-вывода A 491-1», 49 Государственная система промышленных приборов и средств автоматизации. Каталог, том III, вып. 9, ЦНИИТЭИ приборостроения. М., 1975, с. с. 16 — 18 (прототип). 794631

Подписное

Изд. № 140 Тираж 749

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 865

Загорская типография Упрполиграфиздата Мособлисполкома

Составитель С. Ганич

Редактор Л. Утехина Техред А. Камышникова Корректоры О. Силуянова и О. Тюрина