ВОЛОЩЕНКО СЕРГЕЙ АЛЕКСЕЕВИЧ

  СОЮЗ СОВЕТСНИХ СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК g g G 06 F 7/52 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ с ОПИСАНИЕ ИЗОБРЕТЕНИЯ1 " - :: . К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3402542/18-24 (22) 25.02,82 (46) 23.06.83. Бюл,g 23 (72) С.А.Волощенко (53) 621.325(088.8) (56) 1. Микропроцессорные БИС и микроЭВМ: построение и применение. Под ред. А.А.Васенкова. И,, "С...

  1. МАТРИЧНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее матрицу ячеек из N строк и N столбцов, причем первый вход п-ой ячейки всех строк подключен к первому выходу (п-1)-й ячейки той же строки, второй вход п-и ячейки всех столбцов подключен к второму выходу (п -1 )-й ячейки того же столбца, вход суммы каждой ячейки всех строк, за исключением ячеек первой строки и N -го столбца, подклю...

  1. Матричное устройство для деления , содержаи(ее матрицу ячеек из п строк и п1 столбцов, причем первые входы ячеек первой строки подключены к входам делителя устройства, вторые входы ячеек первой строки и столбца подключены к входам делимого устройства, выходы суммы ячеек п-й строки являются выходом остатка устройства, управляющий вход ячеек каждой строки, за исключением ячеек п...

  ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЯЫЙЛЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, .содержащий входной блок, вход которого соединен с входной шиной, а выход .подключен к первому входу Формирователя разностного сигнала и входу первого цифрового амплитудного анаг лизатора, опорные входы которого соединены с соответствующими выходами первого блока опорных напряжений, а выход через последовательно подкл...

  СТАТИЧЕСКИЙ РЕГИСТР, содер-, жащий п разрядов, каждый из которых состоит из элемента И-НЕ, выход которого соединен с первым входом первого элемента И, первый вход элемента И-НЕ соединен с первым входом второго элемента И, вьлход которого подключен к первому входу элемента ИЛИ, и элемент ИЛИ-НЕ, общий для всех разрядов , первую и вторую управляющие шины записи, п входных информаци...

  ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНЫЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛ содержащий источник эталонных напряжений , выходы которого соответст венно подключены к входам блока ком параторов , выходы которого соответственно соединены с входами шифратора, выходы которого подключе ны к выходным шинам старших разрядов , дополнительный источник эталонных напряжений, выходы которого соответственно с...

  ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, ;содержащее регистры первого и второ|го операндов,первый,второй и третий .блоки памяти,преобразователь прямого кода в дополнительный, сумматор, регистр результата, причем разрядные выходы регистра первого операнда .соединены с адресными входами первого блока памяти, разрядные выходы ;регистра второго операнда соединены с адресными входами второго блока...

  ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНЫЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий вычитающее устройство, первый вход которого соединен с входной шиной, а выход подключен k входу параллельного цифрового амплитудного анализатора, блок синхрониUx зации, выход которого соединен с входом синхронизации вычисли|гёльного блока, выходы которого подключены к соответствующим выходным шинам и соотве...

  АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО, содержащее матрицу ячеек из N строк и 3 столбцов(NI Э-разрядность операндов ),причем каждая ячейка содержит многовходовый сумматор и первый и второй элементы.И, при этом входы разрядов первого операнда устройства подключены к первым входам первых элементов И ячеек матрицы соответствующих столбцов, входы разрядов второго операнда устройства с первого по...

  МАТРИЧНОЕ УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В КВАДРАТ И ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ, содержащее столбец из N-1 коммутаторов и матрицу суммирующих ячеек из N и N+1 столбцов (N - разрядность входного числа), причем первая строка матрицы содержит две суммирующие ячейки, а каждая последующая на одну ячейку больше , чем предьщущая, i-я суммирующая ячейка содержит одноразрядный сумматор и сум...

  МАТРИЧНОЕ УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В КВАДРАТ И ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ, содержащее столбец из N управляющих ячеек, матрицу из N строк и N+1 столбцов суммируюгцих ячеек (N - разрядность входного числа ) , причем первая строка матрицы содержит две суммирующие ячейки, а каждая последующая строка на одну ячейку больше, чем предыдущая, каждая суммирующая ячейка содержит сумматор...

  МАТРИЧНОЕ УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В КВАДРАТ и ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ, содержащее столбец из N коммутаторов и матрицу суммирующих ячеек из Ы строк и Н 1 столбцов, причем каждь1й столбец коммутаторов содержит два коммутатора и элемент НЕ, суммирующая ячейка содержит однораз рядный сумматор и коммутатор, первая строка матрицы содержит две суммирующие ячейки, а каждая последу...

  МАТРИЧНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее матрицу ячеек из N строк и N столбцов и дополнительный столбец из N ячеек, причем первый и второй входы п-й ячейки каждой строки матрицы (п 1,2, . .., N-1) подключены соответственно к первому и второму выходам (п+-1)-й ячейки этой же строки, третий вход каждойячейки матрицы, за исключением ячеек первой строки и N-ro столбца, подключ...

  1. МАТРИЧНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее матрицу ячеек из N строк и N столбцов, столбец корректирующих ячеек и группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый вход п-ой ячейки каждой строки матрицы (,...,N) подключен к первому выходу (п-1)-ой ячейки этой же строки, второй вход т-ой ячейки каждой строки матрицы (,2,..., N-t) подключен к второму выходу (ш-И)-бй ячейки это...

  ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее матрицу вычислительных ячеек размерности N N , где N разрядность операторов, причем каждая вычислительная ячейка матрицы содержит одноразрядный сумматор и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к первому входу одноразрядного сумматора, первый вход элемента ИСЮШЧАЮЦЕЕ ИЛИ п -и вычислительной ячейки (,3,...,N) каждой строки матрицы п...

  МАТРИЧНОЕ УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В КВАДРАТ И ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ, содержащее N управляющих ячеек и матрицу суммирующих ячеек из N строк и (N + 1) столбцов , отличающееся тем, что, с целью сокращения затрат оборудования , в него введены (N - 1) корректирующих ячеек, каждая управлякщая ячейка содержит два селектора и элемент НЕ, каждая сз ммирующая ячейка содержит сумма...

  ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНЬЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий канал преобразования старших разрядов, выполненный на последовательно соеди1 еннь х источнике эталонных напряжений, блоке компараторов и шифраторе унитарного кода в двоичный, m выходов которого являются выходньми шинами старших разрядов, h ( П 3,5,7...) каналов преобразования младших разрядов, каждый из кот...

  Изобретение относится к вычислительной технике и может быть.ис пользовано в быстродействующих вычислителях и ЭВМ для выполнения деления в дополнительных кодах. Целью изобретения является сокращение аппаратурных затрат. Поставленная цель достигается сокращением объема схем, каждая из которых в устройстве определяет знак очередного остатка, при зтом очередные остатки представлены.д...

  Изобретение относится к вычислительной технике и может быть использовано для однотактного вьптолк - ния операции извлечения квадратного корня дробных и целых чисел в спецпроцессорах . Устройство содержит матрицу одноразрядных сумматоров, элементы ИСКЛЮЧАКИЦЕЕ ШШ, элементы НЕ с соответствующими связями. Цель изобретения - упрощение устройства достигается сокращением аппаратурных з...

  Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях и быстродействующих ЭВМ для однотактного выполнения операций возведения в квадрат и извлечения квадратного корня для дробных и целых двоичных чисел, причем первая из операций выполняется в дополнительном коде . Целью изобретения является сокращение аппаратурных затрат и повы...

  Изобретение относится к в ычислительной технике и может быть исподьзовано при построении однотактных матричных делителей повьгаенного бы-- стродействия. Целью изобретения является сокращение аппаратурных затрат. Поставленная цель достигается тем, что матричное устройство для деления, содержащее матрицу ячеек 1, группу одноразрядных полусумматоров 2 группу одноразрядных сумматоров...

  Изобретение относится к вычислительной технике и может быть использовано при построении вычислителей матричного типа для выполнения операции умножения и деления двоичных чисел. Целью изобретения является расширение функциональных возможностей за счет умножения и деления двоичных чисел в дополнительных кодах. Матричное вычислительное устройство содержит матрицу ячеек из N строк и N...