Арифметическое устройство

Арифметическое устройство

Иллюстрации

Показать все

Реферат

 

АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО, содержащее матрицу ячеек из N строк и 3 столбцов(NI Э-разрядность операндов ),причем каждая ячейка содержит многовходовый сумматор и первый и второй элементы.И, при этом входы разрядов первого операнда устройства подключены к первым входам первых элементов И ячеек матрицы соответствующих столбцов, входы разрядов второго операнда устройства с первого по (.3-1) -и подключены к первым входам вторых элементов И ячеек матрицы соответствующих столбцов, вход 3-го разряда второго операнда устройства подключен к первым входам вторых элементов И ячеек матрицы 3 -го столбца с первой по (Н-1.)-ю, входы разрядов третьего операнда устройства подключены к вторым входам элементов И ячеек матрицы соответствующих строк, входы разрядов четвертого операнда устройства с первого по (N-1)-и подключены к вторым входам вторых элементов И ячеек матрицы соответствующих строк, вход N-ro разряда четвертого операнда устройства подключен к вторым входам вторых элементов И ячеек матрицы N-и строки с первой по

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

M5D 5 06 F 7/38 в .в а

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTQPCHOMY СВИДЕТЕЛЬСТВУ зИЬМВОТИр

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3327331/18-24 (22) 21.08.81 (46) 30.07.84. Бюл. Р 28 (72) С.A.Волощенко и Л.П.Петренко (53) 681.325(088.8) (56) 1. "Электроника", 1970, Р 21, с. 21.

2. Авторское свидетельство СССР

Р 703905, кл. Ь 06 F 7/38, 1976 (прототип). (54)(57) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО, содержащее матрицу ячеек из )) строк и Э столбцов(М,Э -разрядность операндов ), ° причем каждая ячейка содержит многовходовый сумматор и первый и второй элементы И, при этом входы разрядов первого операнда устройства подключены к первым входам первых элементов И ячеек матрицы соответствующих столбцов, входы разрядов второго операнда устройства с первого по (3-1) -й подключены к первым входам вторых элементов И ячеек матрицы соответствующих столбцов, вход Э-го разряда второго операнда устройства подключен к первым входам вторых элементов И ячеек матрицы Э -го столбца с первой по (И-1) -ю, входы разрядов третьего операнда устройства подключены к вторым входам элементов И ячеек матрицы соответствующих строк, входы разрядов четвертого операнда устройства с первого по (н-1) -й подключены к вторым входам вторых элементов И ячеек матрицы соответствующих строк, вход й-го разряда четвертого операнда устройства подключен к вторым входам вторых элементов И ячеек матриць. hl-й строки с первой по ()-1)-ю, в каждой ячейке матрицы выходы первого и второго элементов И подключены соответственно к первому и второму входам многовходового сумматора, выходы суммы многовходового сумматора ячеек первого столбца с первой по М ю соеди„„SU„„1105909 А иены с выходами соответствующих разрядов результата, выход суммы многовходового сумматора р-й ячейки );й строки матрицы (р =2,..., 3; 3=1,... ...N-1 подключен к третьему входу многов ходово го сумматора (р-1 ) -й ячейки (9,+1) — и строки матрицы, первый выход переноса многовходового сумматора -й ячейки каждой строки матри- цы И =1,..., 3 -2)подключен к четвертому входу многовходового сумматора ((+2) -й ячейки той же строки матрицы, первый выход переноса многовходового сумматора (3-4 J-é ячейки q,-й строки подключен к третьему входу многовходового сумматора 3-й ячейки (q+1) -й строки матрицы, о т л и ч а- Я ю щ е .е с я тем, что, с целью расщи-. рения функциональных возможностей за счет перемножения в дополнительных кодак, в устраиства aaeaeaa(N+1) -в строка ячеек матрицы, каждая из которых содержит многовходовой сум-! „ матор и два элемента И, выходы которых подключены к первому и второму

1 входам многовходового сумматора > соответственно, третьи входь. многовходовых сумматоров ячеек ())+1) -й строки матрицы с первой по (3-1) -ю соединены с выходами суммы многовхо- р довых сумматоров ячеек соответственно со второй по 3-ю N-й строки матрицы, .() в каждую ячейку матрицы введены третий, четвертый и пятый элементы

И и три элемента НЕ, причем в каждой ячейке матрицы вход первого элемента

НЕ соединен с первым входом первого элемента И, вход второго элемента

HE — с вторь.м входом первого элемента И, вход третьего элемента HE с вторым входом второго элемента И, выходы первого, второго и третьего элементов НЕ соединены с первыми входами третьего, четвертого и пятого элементов И соответственно, вторые входы третьего, четвертого и пятого элементов И вЂ” с входом второго эле110 5909

10 }5

20 мента НЕ, входом первого элемента

HE и первым входом второго элемента

И соответственно, выходы третьего, четвертого, и пятого элементов И подключены к пятому, шестому и седьмому входам многовходового сумматора, выходы суммы многовходовых сумматоров ячеек (М+1) -й строки матри цы с первой по 3-ю соединены с выходами разрядов результата устройства с (N+1} -ro rro(8 7l-й, второй выход переноса многовходового сумматора

j -й ячейки i-й строки матрицы(}=

=1,..., N; j= 1,...,3) соединен с восьмым входом многовходового сумматора j é ячейки (+1)-й строки матрицы, входы первого элемента И первой ячейки (N+1) -й строки матри- . цы подключены к входу знакового разряда второго операнда устройства, входы второго элемента Vi первой ячейки (И+11 -й строки матрицы — к входу знакового разряда первого операнда устройства, четвертые входы многовходовых сумматоров пер- вой и второй ячеек М-й строки.матрицы — к входам знаковых разрядов соответственно третьего и четвертого операндов устройства, четвертый вход многовходового сумматора второй ячейки (N-1} -й строки матрицы — к входу знакового разряда третьего операнда устройства, входы второго элемента И 3-й ячейки N-й строки матрицы соединены с первым выходом переноса многовходового сумматора

Э -й ячейки (N-2) -й строки матрицы, первый выход переноса многовходового сумматора 1-й ячейки(N+1) -й строки

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных и быстродействующих ЭВМ для вычисления выражения вида F =

=АВ + СД.

Известно арифметическое устройство матричного типа, содержащее матрицу ячеек из N строк и 3 столбцов, каждая ячейка которой содержит сумматор и элемент И (1j.

Недостатком укаэанного устройства является то, что оно не вычисляет функцию F=AB + СД, необходимую для реализации быстрого преобразования

Фурье.

Наиболее близким к предлагаемому по технической сущности является арифметическое устройство матричного типа, содержащее матрицу ячеек из

N строк и Эстолбцов М,7- разрядность операндов ), причем каждая ячейка матрицы соединен с входами второго элемента И(6+2} — и ячейки той же строки матрицы, второй выход переноса многовходового сумматора каждой ячейки(И+1} -й строки матрицы — с четвертым входом многовходового сумматора последующей ячейки той же строки матрицы, первый выход переноса многовходового сумматора

3 -й ячейки первой строки матрицы подключен к входам первого элемента

И второй ячейки(Н +1) -й строки матрицы, первый выход переноса многовходового сумматора 3-й ячейки (N-1) -й строки матрицы — к входам первого элемента И 7-й ячейки(И+1) -й строки

}матрицы, входы первого элемента И (l-1)-й ячейки(И+1}-й строки матрицы соединены с входами Э-ro разряда второго операнда и N-ro разряда четвертого операнда устройства, третьи входы третьих элементов И

Э -й ячейки N-й строки и(3-1}-й ячейки(}ч+1)-й строки матрицы соединены с входом сигнала логической единицы устройства, третьи входы третьих элементов И остальных ячеек матрицы соединены с Входом сигнала логического нуля устройства, третьи входы четвертых и пятых элементов

И ячеек Э -го столбца с первой по N-ю ячеек И-й строки и (3-1)-й ячейки (N+1) -й строки матрицы подключены к входу сигнала логической единицы устройства, третьи входы четвертых и пятых элементов И остальных ячеек матрицы к входу сигнала логического нуля устройства.

2 содержит многовходовой сумматор и первый и второй элементы И, в котором операнды и результат представлены в прямых кодах (27..

Недостатком известного устройства является ограниченность функциональных воэможностей, так как нельзя, например, вычислить функции F = АВ +

+ СД для всех возможных комбинаций знаков ее операндов.

Целью изобретения является расширение функциональных возможностей за счет перемножения в дополнительных кодах.

Поставленная цель достигается тем, что в арифметическое устройство, содержащее матрицу ячеек из N строк и 3 столбцов(r e М,3 — разрядность операндов }, причем каждая ячейка содержит многовходовый сумматор и первый и второй элементы И, при этом входы разрядов. первого

1105 309 операнда устройства подключены к первым входам первых элементов И ячеек матрицы соответствующих столбцов, входы разрядов второго операнда устройства с первого по(3-1) -й подключены к первым входам вторых элементов И ячеек матрицы сЬответствующих столбцов, вход 3-го разряда второго операнда устройства подключен к первым входам вторых элементов И ячеек матрицы 3-ro столбца с )О первой по (N-1) -ю, входы разрядов третьего операнда устройства подклюЪ чены ко вторым входам первых элементов И ячеек матрицы соответствующих строк, входы разрядов четвертого операнда устройства с первого по (N-1)-й подключены ко вторым входам вторых элементов И ячеек матрицы соответствующих строк, вход N -ro разряда четвертого операнда устройства подключен ко вторым входам вторых 20 элементов И ячеек матрицы М-й строки с первой по (3-1)-ю, в каждой ячейке матрицы выходы первого и второго элементов И подключены соответственно к первому и второму входам многовхо- 25 дового сумматора, выходы суммы многовходового сумматора ячеек первого столбца матрицы с первой по К-ю соединены с выходами соответствующих разрядов результата, выход суммы 30 многовходового сумматора р-й ячейки с), -й строки матрицы (р=2,...,3;

=1,..., N -1 ) подключен к третьему входу многовходового сумматора (р-1)-й-ячейки(),+1) -й строки матрицы, первый выход переноса многовходового сумматора 1-й ячейки каждой строки матрицы (1=1,..., 3 -2)подключен к четвертому входу многовходового сумматора (1+2)-й ячейки той же строки матрицы, первый выход переноса много-.40 входового сумматора(3-1) -й ячейки

q, — é строки подключен к третьему входу многовходового сумматора 3-й ячейки(q,+1)-й строки матрицы, введена (N+1)-я строка ячеек матрицы, каждая 45 из которых содержит многовходовой сумматор и два элемента И, выходы которых подключены к первому и второму входам многовходового сумматора соответственно, третьи входы многовходовых сумматоров ячеек(N+1) -й строки матрицы с первой по (3-1) -ю соединены с выходами суммы многовхо-. довых сумматоров ячеек соответственно со второй по 3-e N-й строки матрицы, в каждую ячейку матрицы введены третий, четвертый и пятый элементы

И и три элемента НЕ, причем в каждой ячейке матрицы вход первого элемента

НЕ соединен с первым входом первого элемента И, вход второго элемента 60

HE — co вторым входом первого элемента И, вход третьего элемента НЕ со вторым входом второго элемента И, выходы первого, второго и третьего элементов НЕ. — с первыми входами 65 третьего, четвертого и пятого элементов И соответственно, вторые входы третьего, четвертого и пятого элементов И соединены со входом второго элемента НЕ, входом первого элемента .НЕ и первым входом второго элемента И соответственно, выходы третьего, четвертого и пятого элементов И подключены к пятому, шестому и седьмому входам многовходового сумматора, выходы суммы многовходовых сумматоров ячеек(N+1) -й строки матрицы с первого по 3-ю соединены с выходами разрядов результата устройства c(N+1) -ro no(Nt3)-й, второй выход переноса многовходового сумматора )-й ячейки i-é строки матрицы (i=1,...,N; j=1,...,3) сое динен с восьмым входом многовходового сумматора j — и ячейки(i +1) -й строки матрицы. Входы первого элемента И первой ячейки(И+1) -й строки матрицы подключены ко входу знакового разряда второго операнда устройства, входы второго элемента

И первой ячейки(М1) -й строки матрицы — ко входу знакового разряда первого операнда устройства, четвертые входы многойходовых сумматоров первой и второй ячеек М -й строки матрицы подключены к входам знаковых разрядов соответственно третьего и четвертого операндов устройства, четвертый вход многовходового сумматора второй ячейки(N †11 -й строки матрицы подключен ко входу знакового разряда третьего операнда устройства„ входы второго элемента И 3 -й ячейки N é строки матрицы соединены с первым выходом переноса многовходового сумматора Л-й ячейки(Н-2)-й строки матрицы, первый выход переноса многовходового сумматора 1 -й ячейки(И+11 -й строки матрицы соединен со входами элемента И(1+2) -й ячейки той же строки матрицы, второй выход переноса многовходового сумматора каждой ячейки(1 3+1)-й строки матрицыс четвертым входом многовходовсго сумматора последующей ячейки той же строки матрицы, первый выход переноса многовходового сумматора 3 и ячейки первой строки матрицы подключен ко входам первого элемента И второй ячейки(И+11 -й строки матрицы, первый выход переноса многовходового сумматора 3-й ячейки(N-) -й строки матрицы — ко входам первого элемента

И 3-й ячейки(М +1) -й строки матрицы, входы первого элемента И(3-1) -й ячейки(й+1) -й строки матрицы соединены со входами 3-го разряда второго операнда и N — ro разряда четвертого операнда устройства, третьи входы третьих элементов И 3-й ячейки Н-й строки и(3-1) -й ячейки (8+1) -й строки матрицы соединены со входом СНгнала логической единицы устройства, третьи входы третьих элементов И остальных

110-5909 разрядный flopoJIHvòåëü — 45 ный код результата знаковые разряды кодов операндов; коды операндов с поразрядной инверсией; 5р знаки коныснкции, суммы и умножения. ции формулы (1) в устзуется ячейка 1, закон где P — (N+ Э!—

Aзн зн

АBC и Д!!8,!! II I! !1 !

Для реализа ройстве исполь ячеек матрицы соединены со входом сигнала логического нуля устройства, третьи входы четвертых и пятых элемен— тов И ячеек 7-ro столбца с первой по )Ч -ю, ячеек М вЂ” и строки и (з-1) -й ячейки (8+1) -й строки матрицы подключены ко входу сигнала логической единицы устройства, третьи входы четвертых и пятых элементов И остальных ячеек матрицы подключены ко входу сигнала логического нуля устройства. 1ð

На фиг. 1 предстанлена структурная схема арифметического устройства; на фиг. 2 — функциональная схема ячейки.

Устройство содержит ячейки 1 (фиг. 1). Входы 2 и 3,4 и 5,6 и 7,8 и 9 являются входами разрядов соответственно первого, второго, третьего и четвертого операндов, из которых входы 2,4,6. и 8 — знаковые входы соответствующих операндов, 2р вход 10 сигнала логического нуля, вход 11 сигнала логической единицы, выходы 12 и 13 разрядов результата (выход 12 знаконый).

Каждая ячейка 1(фиг. 2)содержит многонходоной сумматор 14, элементы

И 15 — 19, элементы НЕ 20 — 22, а также имеет входы 23 — 31 и. выходы

32 — 34.

Дополнительные входы 3 -разрядных 30 операндов А и С поступают соответственно на входы 2 и 3, входы 4 и 5.

Дополнительные коды М вЂ разрядн операндов В и Д поступают соответст— венно на входы 6 и 7, входы 8 и 9.

Дополнительный код результата операции Е =АВ + СД, разрядностью 3 + N формируется на выходах 12 и 13.

Общая расчетная формула, реализуемая в устройстве, имеет вид F=Ae+0Э(А 8 e+C &Ъ)2 +(8 „gA+q „& С 2+ функционирования которой описывается следующим выражением:

r e P>, Р, P — значения первого

32 3э 34 и второго переносов, а также значения. суммы, формируемые на выходах 32,33 и

34;

Х вЂ” состояние соотнетlj ствующего входа ячейки 1 с позиц онным номером фиг.2

22 21и 20 — весовь:е козффиI циенты при соответствующем входе или выходе.

Пространственное распределение вычислительных функций между ячейками матрицы по реализации формулы 1 осуществляется фиксированной настройкой ячеек 1 по входам 30 и 31(фиг.2), Ячейки 1, на входах 30 и 31 которых код "00", реализуют часть (АВ + СД)формулы (1), ячейки, на входах 30 и 31 которых код "10", позволяют учитывать н зависимости от подаваемых сигналов или(А», 4Ь+С „Q3)2 или {8 „& А+Зз„ЬС)2 части формулы(1), ячейки, на.нходах 30 и 31 которых код "11", необходимы для учета про— изведений знаковых. разрядов формулы (1), т. е. выражений(Л», Й бзк+4 н & ЭзнР + 4 или (эн & 1> зн+ гэн < > yH) 2 + °

Независимо от того, какие значения принимают переменные правой части выражения (2),их сумма не превышает величины двоичного кода "111".. учет лeHO (Азн 0» )2 и(Ь Зщ)2 формулы (1) осуществляется йодаячей ! знаковых операндов с 3- и )) — разрядным сдвигом на соответствующие ячейки матрицы.

Ячейки матрицы могут быть в интегральном исполнении, в корпусах с

14 выводами.

Предлагаемое арифметическое устройство обладает более широкими функ— циональными возможностями, так как позволяет оперировать с числами в дополнительных кодах. Кроме того, иэ-за диагонального распространения переносов оно обладает и большим быстродействием.

1105909 (Рис.1 7 33B В Ю

ВНИИНИ Заказ 5603/39 Тираж 699 Подписное

Филиал ППП "Патент", r. Ужгород, ул.Проектная, 4