ПАНАСЕНКО ВЛАДИМИР ВЛАДИМИРОВИЧ

  1. БУФЕРНОЕ ЗАПОМИНАЩЕЕ УСТРОЙСТВО, содержащее элементы И с первого по пятый, первый и второй элементы ИЛИ, адресный блок, выход которого соединен с первым входом блока сравнения, и накопитель, первый выход которого подключен к первому входу пятого элемента И, причем первые входы второго и третьего элементов И объединены и являются-первым управляющим входом устройства, вторым, тр...

  СОЮЗ СО8ЕТСНИХ СОЦИАЛИСТИЧЕСНИХ РЕСПУБЛИН (504 H 03 К 23 00 "ц! ОПИСАНИЕ ИЗОБРЕТЕНИ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОЫИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3482716/24-21 (22) 10.08.82 (46) 15.01.86. Бюл. № 2 (72) С.Г. Диденко и В.В. Панасенко (53) 621 374(088.8) (56) Авторское свидетельство СССР ¹ 784004, кл. Н 03 К 23/00, 1980. Лейков М.Л. и др. Циф...

  Изобретение предназначено для контроля испытания и наладки дискретной аппаратуры. Целью изобретения является повышение быстродействия. Поставленная цель достигается тем, что в устройство, содержащее генератор тактовых импульсов, блок анализа , блоки регистрации и индикации, два блока оперативной Iпамяти, блок полупостоянной памяти, два счетчика, две схемы сравнения, два блока эле...

  Изобретение относится к автоматике и вьтислительной технике и может быть использовано при построении буферных запоминающих устройств каналов и устройств обмена. Изобретение повьппает надежность буферного запоминающего устройства, по основному авт. св. № 1107173. Цель достигается введением восьмого элемента И и блока запрета, позволяющих.устранить считывание ложной информации и по...

  Изобретение может быть использовано при построении устройств автоматики и вычислительной техники. , Цель изобретения - повышение быстродействия и уменьшение коэффициента деления до двух. Делитель частоты содержит D-триггеры 1 и 2. Соединение D-входа D-триггера 2 с его инBepcMjiM выходом и введение шины А управления, соединенной с S-входом D-триггера i способствует достиже ,НИИ пЪ...