Устройство для контроля дискретной аппаратуры

Устройство для контроля дискретной аппаратуры

Иллюстрации

Показать все

Реферат

 

Изобретение предназначено для контроля испытания и наладки дискретной аппаратуры. Целью изобретения является повышение быстродействия. Поставленная цель достигается тем, что в устройство, содержащее генератор тактовых импульсов, блок анализа , блоки регистрации и индикации, два блока оперативной Iпамяти, блок полупостоянной памяти, два счетчика, две схемы сравнения, два блока элементов И, два злемента И, коммутатор , введены третий блок элементов И, третий элемент И, третья и четвертая схемы сравнения, третий блок оперативной памяти. 1 з.п. ф-лы, 3 ил.

СО1ОЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А1 (19) 01) (50 4 С 06 F I I/30

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3747586/24-24 (22) 13.03.84 (46) 23,08.86. Бюл. У 31 (72) А.П.Бойко, Ю.П.Гуляев, С.Г.Деденко и В.В.Паиасенко (53) 681.3 (088.8) (56) Авторское свидетельство СССР

11 643876, кл. С 06 F 11/00, 1977.

Авторское свидетельство СССР

Ô 792259, кл. С 06 F Il/30, 1978. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДИСКРЕТНОЙ АППАРАТУРЫ (57) Изобретение предназначено для контроля испытания и наладки дискретной аппаратуры. Целью изобретения является повышение быстродействия.

Поставленная цель достигается тем, что в устройство, содержащее генератор тактовых импульсов, блок анализа, блоки регистрации и индикации, два блока оперативной памяти, блок полупостоянной памяти, два счетчика, две схемы сравнения, два блока элементов И, два элемента И, коммутатор, введены третий блок элементов И, третий элемент И, третья и четвертая схемы сравнения, третий блок оперативной памяти, 1 з,п, флы 3 ил, 1252787

С выходов объекта 2 сигналы, поступающие как по однонаправленной, так и по двунаправленной линии, поступают соответственно на первый и второй входы коммутатора 21, который перераспределяет нли объединяет их и выдает на первый вход блока 23 оперативной памяти и четвертый вход блока 1 анализа.

Записанные эталонные коды с выхода блока 6 и записанные коды от объекта 2 с выхода блока 23 поступают на первый и второй входы блока 24, который производит сравнение кодов, формирует и передает на третий вход 1 блока 1 анализа сигналы, соответствующие отклонениям сравниваемых кодов.

Окончание работы блока 7 производит команда, поступающая от блока 2

5 или формируемая самим блоком 7 в соответствии с реализованной микропрограммой. При этом блок 7 закрывает элементы И 1О и ll, в результате чего счетчики 13 и 14 переводятся 2 в нулевое состояние. После этого от блока 7 может быть подана следующая команда по включению блока 7 в работу для выдачи следующей разновидности команд (кодов команд, тестов контроля и сигналов управления).

Окончание контроля вызывает команда, поступающая на вход блока 5 или формируемая в блоке 5 в соответствии с окончанием лрограммь1 контро. : я. При этом блок 5 закрывает элемент И 9, в результате чего счетчик

12 переводится в нулевое состояние.

После этого, в оперативную память блоков 5 и 6 может быть записана новая программа контроля, использующая другие разновидности микропрограмм блоков 6 и 7.

Формула

1 . Устройство для контроля дискретной аппаратуры, содержащее блок полуностоянной памяти, два блока оперативной памяти, два блока элементов И, два элемента И, два счетчика, два блока сравнения, коммутатор, генератор тактовых импульсов, блок анализа, блок регистрации, блок индикации, причем выход генератора тактовых импульсов подключен к первым входам первого и второго элементов

И, вторые входы которых соединены соответственно с выходом признака

II; нIIu контроля IIep oI блока опера— гнвной памяти и первым разрешающим

Выходом блока полу с стоянкой памяти, BI Incog в г.:рого элемента И подключен

I; -четному входу первого счетчика, г ход которого соединен с первым входом нерво.« блока сравнения, второй вход которого подк.почеп к первому выходу задания кода Времени блока

О II3гупо< тоянной памяти, ;. выход равенства первого блока сравнения подключен к первому 13ходу первого блока элементов И и первому адресному б JIOK II BOII IIOC TO II EIIIOII II RMH TH первый информационный Выход которого подключен к группе входов перво;и блока элементов И, первый и второй гьгходы котс рого соединены соответственно с управляющим входом коммутатора и нходои считывания второго блока оперативной памяти

1 выход коианди Ko-.opoI подключен K первому ийформацпон,оиу входу коммутатора, второй информационный вход ксторого соещ нен с первым выходом второго блока элементов И второй выход которого соединен с

Вторым адресным входом блока полупостояннс и памяти, pIгходы кокoHäû тес7 тJ и эталонного код:. и рвогo блока оперативной памяти сс динены соответс гвенно с и":pRbI. 1 и вторыи входами втор го блока элемсн ь; И и первым в::одом второго блока ср" гневил

1 второй Вход которого подключен к выХОДУ IIXopnI Î счетчнха СЧC ÒIIIØ ВХОД которого соединен с выходсм первого элемента И, Вьход равенств второго б кока сравнения сс едльен с третьям входе и второго блока элементов И и Входом считывания перво-, го блока оперативной памяти, первый и второй Выходы блока анализа соединены соответственно с входами и з о б р е т е н и я блока регистрапии и блока индикации, 45 третин выход блока анализа соединен с входом разрешения блока полупостоянной памяти, выход коммутатора подключен к информационному входу конт.ролируемого объекта, управляющий вход которого подключен к четвертому выходу блока анализа, входы первого и второго блоков оперативной памяти и вход задания программы блока анализа объединены и подключены к входу задания контрольной программы устройства, о т л и ч а ю щ е е с я теи, что, с целью повышенн» быстрод йствня, в него вве1252787 Ь дены блок переключателей, третий блок оперативной памяти, третий счетчик, третий и четвертый блоки сравнения, третий элемент И, третий блок элементов И, причем первый и второй входы третьего элемента И соединены соответственно с вторым разрешающим выходом блока полупостоянной памяти и выходом генератора тактовых импульсов, выход треть- 10 его элемента И подключен к счетному входу третьего счетчика, выход которого соединен с первым входом третьего блока сравнения, второй вход которого подключен к второму выхо- !5 ду задания кода времени блока полупостоянной памяти, выход равенства третьего блока сравнения подключен к входу третьего блока элементов И и третьему адресному входу блока полупостоянной памяти, второй информационный выход которого соединен соответственно с группой входов третьего блока элементов И, первый и второн выходы которого соединены с пер- 25 вьм и вторым информационными входами блока анализа соответственно, разрешающий вход блока анализа соединен с выходом равенства четвертого блока сравнения, первый вход которого 5б соединен с выходом эталонов второго блока оперативной памяти, второй вход четвертого блока сравнения соединен с выходом третьего блока оперативной памяти, информационный вход которого соединен с первым выходом блока переключателей, второй выход которого соединен с третьим информационным входом блока анализа, первый и второй информационные входы блока переключателей соединены с входом и выходом контролируемого объекта, вход режима третьего блока оперативной памяти подключен к пятому выходу блока анализа.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок анализа содер;кит три регистра, схему сравнения, элемент И, два элемента НЕ, дешифратор и три мультиплексора, причем вход первого элемента НЕ и управлякнций вход первого мультиплексора образуют разрешающий вход блока, выход первого элемента НЕ соединен с первым входом элемента И, второй вход элемента И через второй элемент

НЕ подключен к выходу сравнения схемы сравнения, первый и второй входы которой соединены соответственно с выходами первого и второго регистров, информационный вход первого регистра и первый информационный вход второго регистра образуют первый информационный вход блока, информационный вход третьего регистра является вторым информационньм входом. блока, первые информационные входы второго и третьего мультиплексоров объединены и подключены к выходу первого регистра, вторые информационные входы второго и третьего мультиплексоров объединены и подключены к выходу схемы сравнения, третьи информационные входы второго и третьего мультиплексоров объединены и подклюб:1 чены к выходу третьего регистра выход третьего регистра является четвертьм выходом блока, первый информационный вход первого мультиплексора соединен с выходом второго регистра, первый, второй, третий выходы дешифратора соединены соответственно с вторым информационным входом первого мультиплексора, четвертым информационным входом второго и четвертьм информационным входом третьего мультиплексоров, четвертый выход дешифратора является пятью выходом блока, выходы второго и третьего мультиплексоров являются соответственно первым и вторым выходами блока, выход элемента И является третьим выходом блока, второй информационный вход второго регистра является третьим информационным входом блока, управлякщие входы первого, второго и третьего мультиплексоров объединены, выход первого мультиплексора подключен к входу дешифратора и является входом задания программы блока, 1252787

6N1

1252787 из.

Составитель И.Сафронова

Техред В.Кадар

Редактор В.Петраш

Корректор Е.Снрохман

Заказ 4621/49

Тирам 671 Подписное

BHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.уагород, ул.Проектная 4 ктнаяi