ДУЛОВ СЕРГЕЙ ВАЛЕНТИНОВИЧ
Изобретатель ДУЛОВ СЕРГЕЙ ВАЛЕНТИНОВИЧ является автором следующих патентов:

Устройство для контроля сбоев псевдослучайного испытательного сигнала
1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СБОЕВ ПСЕВДОСЛУЧАЙНОГО ИСПЫТАТЕЛЬНОГО СИГНАЛА, содержащее блок интегрирования , генератор псевдослучайного сигнала, генератор тактовой частоты, входной коммутатор, последовательно соединенные первые основной сумматор по модулю два и D-триггер, последовательно соединенные вторые основной сумматор по модулю два и D-триггер, последовательно соединенные пер...
1172056
Устройство для контроля сбоев псевдослучайного испытательного сигнала
Изобретение относится к технике измерений в цифровых линиях связи. Повьшается точность контроля . Устр-во содержит г-р 1 псевдослучайного сигЛ . нала, г-р 2 тактовой частоты, входной коммутатор 3, блок 4 интегрирования , состоящий из фильтра 5 нижних частот и порогового эл-та 6, основные сумматоры (С) 7 и 9 по модулю два, D-триггеры (Т) 8 и 10, блоки задержки 11 и 13, дополнитель...
1234985