НЕСТЕРЕНКО СЕРГЕЙ АНАТОЛЬЕВИЧ
Изобретатель НЕСТЕРЕНКО СЕРГЕЙ АНАТОЛЬЕВИЧ является автором следующих патентов:
![Устройство для синхронизации @ импульсных последовательностей Устройство для синхронизации @ импульсных последовательностей](https://img.patentdb.ru/i/200x200/09e46b7b9b8cd0f653fa46369ba38794.jpg)
Устройство для синхронизации @ импульсных последовательностей
Изобретение относится к импульсной технике и предназначено для временного совмещения информационных импульсных последовательностей в многоканальных системах передачи информации . Цель изобретения - повышение надежности. Устройство содержит генератор 1 импульсов, счетчики 2-4 импульсов, информационные регистры 5 и 6, регистры 7 и 8 номера тактов, вычитатели 9 и 10, управляемые эле...
1221727![Устройство для регулирования частоты вращения асинхронного двигателя с фазным ротором Устройство для регулирования частоты вращения асинхронного двигателя с фазным ротором](https://img.patentdb.ru/i/200x200/ed0ca2d30013730a177cdc2c4490e8d0.jpg)
Устройство для регулирования частоты вращения асинхронного двигателя с фазным ротором
Изобретение относится к электротехнике , может быть использовано в электроприводах общепромьшленных механизмов . Цель изобретения - повышение точности и быстродействия регулирования . Устройство содержит резисторы 2 в цепи ротора, симисторы 3, блок 4 синхронизации, генератор 7 пи-- лообразного напряжения, компаратор 5, блок 6 формирования управляющих импульсов, блок 10 задания, с...
1339856![Устройство для приближенного вычисления обратной величины нормализованной двоичной дроби Устройство для приближенного вычисления обратной величины нормализованной двоичной дроби](https://img.patentdb.ru/i/200x200/7c0ddc9c2875c5d1629eebe4127ccdd9.jpg)
Устройство для приближенного вычисления обратной величины нормализованной двоичной дроби
Изобретение относится к арифметическим устройства с контролем цифровых вычислительных машин, позволяет вычислять, контролировать и исправлять приближенные значения обратной величины нормализованной двоичной дроби. Цель изобретения - повьшение надежности. Поставленная цель достигается тем, что устройство, содержащее регистр 1 аргумента, регистр 2 контрольного кода, вычитатели 5 и...
1425678![Матричное устройство для возведения в квадрат Матричное устройство для возведения в квадрат](https://img.patentdb.ru/i/200x200/2c74192cfe9bbc71d31c3697ffcd4bb3.jpg)
Матричное устройство для возведения в квадрат
Устройство относится к вычислительной технике и позволяет вычислять квадрат аргумента и осуществлять контроль вычислений по неразрешенным кодам результата. Устройство содержит элементы И 1 ячеек матрицы, определяющие всевозможные конъюнкции значений различных разрядов аргумента, сумматоры 2 ячеек матрицы, вычисляющие квадрат аргумента путем нахождения взвешенной суммы значений кон...
1520512![Устройство цифрового интегрирования Устройство цифрового интегрирования](https://img.patentdb.ru/i/200x200/a73acb2f99932e60ee194c0074d6f69a.jpg)
Устройство цифрового интегрирования
Изобретение относится к вычислительной технике и предназначено для вычисления интегралов. Цель изобретения - повышение точности. Устройство содержит сумматор подинтегральной функции, сумматор коррекции, коммутаторы коррекции, регистры , триггеры, узлы сравнения, сумматор по модулю три, узлы свертки, счетчик, дешифратор, коммутатор результатов контроля, элементы Исключающее ИЛИ, эл...
1532922![Устройство для возведения в квадрат Устройство для возведения в квадрат](https://img.patentdb.ru/i/200x200/5fc2d24091d2f0bdf6bcd4d0ebe77567.jpg)
Устройство для возведения в квадрат
Изобретение относится к вычислительной технике и может быть использовано в специализированных и универсальных ЭВМ. Цель изобретения - повышение достоверности функционирования. Устройство содержит регистр 1 операнда, группы 2, 3 элементов И, сумматоры 4, 5, коммутатор 6, регистр 7, сумматор 8 контроля, регистры 9, 10 контроля, триггеры 11, 12, счетчик 13, элемент НЕ 14, мультиплекс...
1534458