МАМЕДОВ ЯШАР АДИЛ ОГЛЫ

  Изобретение относится к вычислительной технике и может быть использовано при подсчете импульсов в коде Фибоначчи. Целью изобретения является повышение быстродействия. Для этого устройство содержит 1К-триггеры, элементы И, элементы РШИ и злементы НЕ. Изобретение позволяет сократить объем оборудования, что приводит к повышению надежности. 2 ил. м 4 О5 SJ СОЮЗ СОВЕТСНИХ СОЦИАЛИ...

  Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных процессов,оперирзпощих в фибоначчиевой системе исчисления. Цель изобретения - повьшение быстродействия устройства при поточной обработке информации.Устройство состоит из генератора 1 последовательности обобщенных чисел Фибоначчи, блока 2 управления, регистров 3.1 - 3.4 ч...

  Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных конвейерных процессорах для суммирования многоразрядных чисел, представленных в минимальной форме в фибоначчиевой системе исчисления. Цель изобретения - упрощение устройства при сложении чисел, представленных в фибоначчиевой системе исчисления. Конвейерный сумматор содержит входные ши...

  Изобретение относится к вычислительной технике и предназначено для получения как минимальной, так и других форм представления кодов Фибоначчи . Цель изобретения - расширение функциональных возможностей за счет получения промежуточных кодовых комбинаций и выполнения преобразования р-кодов Фибоначчи. Устройство содержит информационный вход 1, информационный выход 2, регистр 3 сдвиг...

  Изобретение относится к вычислительной технике и используется для подсчета импульсов в двоично-десятичном коде, а также в коде Фибоначчи. Цель изобретения - расширение функциональных возможностей за счет встроенного функционального контроля. Синхронный десятичный счетчик содержит JK-триггеры 1.1 - 1.4, элементы И 2.1 - 2.4, 3.1 - 3.4, 7.1 - 7.3, 8.1 - 8,4, 9, 10, 11, 13 и 14, 16 и...

  Изобретение относится к вычислительной технике и позволяет повысить быстродействие устройства. Последнее содержит группу блоков 1 - 4 свертки, элементы И 5, 6 и имеет группы информационных входов 7 и выходов 8. Каждый блок свертки содержит два триггера, два элемента И, элемент И - НЕ и одноразрядный сумматор. В каждом блоке свертки на соответствующем элементе И проверяется выполне...