Евдолюк Ю.М.

 Устройство для управления микропроцессорной системой, содержащее основную постоянную память, основную оперативную память, дополнительные блоки постоянной памяти, дополнительные блоки оперативной памяти, дешифратор, с первого по третий выходы которого соединены соответственно с единичным входом триггера и с первыми входами первого и второго элементов И, выходы которых соединены с входами и...