Устройство для управления микропроцессорной системой

Устройство для управления микропроцессорной системой

Реферат

Устройство для управления микропроцессорной системой, содержащее основную постоянную память, основную оперативную память, дополнительные блоки постоянной памяти, дополнительные блоки оперативной памяти, дешифратор, с первого по третий выходы которого соединены соответственно с единичным входом триггера и с первыми входами первого и второго элементов И, выходы которых соединены с входами инициации основных постоянной и оперативной памяти, адресные и управляющие входы которых соединены с адресными и управляющими входами устройства, вход-выход данных которого через шину данных соединен с выходом основной постоянной памяти и входом-выходом основной оперативной памяти, третий элемент И, отличающееся тем, что, с целью упрощения и повышения гибкости устройства, в него введены шинный арбитр, шинные формирователи адреса, данных и управления, элемент ИЛИ, причем управляющий вход устройства соединен с нулевым входом триггера, единичный выход которого соединен с вторыми входами первого и второго элементов И, а нулевой выход - с первым входом третьего элемента И, выход которого соединен с запускающим входом шинного арбитра, разрешающий выход которого соединен с разрешающими входами шинных формирователей адреса, данных и управления, первый и второй выходы дешифратора соединены с входами элемента ИЛИ, выход которого соединен с вторым входом третьего элемента И, информационные входы шинных формирователей адреса и управления и первый информационный вход-выход шинного формирователя данных соединены соответственно с адресным и управляющим входами и входом-выходом данных устройства, вход-выход шинного арбитра, второй вход-выход шинного формирователя данных и выходы шинных формирователей адреса и управления через локальную магистраль соединены соответственно с разрешающими входами-выходами, выходом дополнительных блоков постоянной памяти, входами-выходами дополнительных блоков оперативной памяти, адресными и управляющими входами дополнительных блоков постоянной и оперативной памяти.